IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Art Unit: Not Assigned

Eiji KOZUKA

Examiner: Not Assigned

Serial No: Not Assigned

Filed: November 26, 2003

For: SEMICONDUCTOR MEMORY

TRANSMITTAL OF PRIORITY DOCUMENT

Mail Stop PATENT APPLICATION Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Enclosed herewith is a certified copy of Japanese patent application No. 2002-342897, which was filed November 26, 2002, from which priority is claimed under 35 U.S.C. § 119 and Rule 55.

Acknowledgment of the priority document(s) is respectfully requested to ensure that the subject information appears on the printed patent.

Respectfully submitted,

HOGAN & HARTSON L.L.P.

Date: November 26, 2003

Michael L. Crapenhoft Registration No. 37,115

Attorney for Applicant(s)

500 South Grand Avenue, Suite 1900

Los Angeles, California 90071

Telephone: 213-337-6700 Facsimile: 213-337-6701

日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年11月26日

出 願 番 号 Application Number:

特願2002-342897

[ST. 10/C]:

[JP2002-342897]

出 願 人
Applicant(s):

東芝マイクロエレクトロニクス株式会社

株式会社東芝

特許庁長官 Commissioner, Japan Patent Office 2003年 9月 2日





【書類名】

特許願

【整理番号】

A000204803

【提出日】

平成14年11月26日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/82

【発明の名称】

半導体メモリ

【請求項の数】

24

【発明者】

【住所又は居所】

神奈川県川崎市川崎区駅前本町25番地1 東芝マイク

ロエレクトロニクス株式会社内

【氏名】

狐塚 英二

【特許出願人】

【識別番号】

000221199

【氏名又は名称】

東芝マイクロエレクトロニクス株式会社

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100058479

【弁理士】

【氏名又は名称】

鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】

100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9105411

【包括委任状番号】 9705037

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】 半導体メモリ

【特許請求の範囲】

【請求項1】 メモリセルから読み出される第1データと外部入力端子に与 えられる第2データとに基づいて、前記メモリセルの良/不良を判定するエラー 検出回路と、前記メモリセルが不良の場合に、前記メモリセルのアドレスデータ を、救済アドレスデータとして、電気的フューズにプログラムするセルフフュー ズプログラム回路とを具備することを特徴とする半導体メモリ。

【請求項2】 前記エラー検出回路は、比較回路を有し、前記比較回路は、 前記第1データと前記第2データとを比較して、両者の値が不一致の場合に、検 知信号を出力する機能を有することを特徴とする請求項1に記載の半導体メモリ

【請求項3】 前記エラー検出回路は、入力回路を有し、前記入力回路は、 前記メモリセルにプログラムするための第3データを入力すると共に、前記第2 データを入力する機能を有することを特徴とする請求項2に記載の半導体メモリ

【請求項4】 前記第2データと前記第3データは、同じ値を有することを 特徴とする請求項3に記載の半導体メモリ。

【請求項5】 前記エラー検出回路は、擬似リード制御回路を有し、前記擬 似リード制御回路は、前記第2 データを前記比較回路に転送すると共に、前記第 3データを前記メモリセルに転送する機能を有することを特徴とする請求項4に 記載の半導体メモリ。

【請求項6】 前記メモリセルに前記第3データがプログラムされた後に、 前記メモリセルから前記第1データが読み出されることを特徴とする請求項5に 記載の半導体メモリ。

【請求項7】 前記エラー検出回路は、出力回路を有し、前記出力回路は、 前記第1データが前記メモリセルから読み出されるときに非活性化されることを 特徴とする請求項1に記載の半導体メモリ。

【請求項8】 前記エラー検出回路は、擬似リード制御回路を有し、前記擬

似リード制御回路は、前記第1データを前記比較回路に転送する機能を有することを特徴とする請求項7に記載の半導体メモリ。

【請求項9】 前記セルフフューズプログラム回路は、ラッチ回路を有し、前記ラッチ回路は、前記検知信号を受けると、前記アドレスデータをラッチする機能を有することを特徴とする請求項2に記載の半導体メモリ。

【請求項10】 前記ラッチ回路は、前記検知信号を受けると、前記アドレスデータを前記救済アドレスデータとして有効にするためのマスターデータをラッチする機能を有することを特徴とする請求項9に記載の半導体メモリ。

【請求項11】 前記ラッチ回路は、前記検知信号を受けると、前記メモリセルを含むバンクを選択するためのバンク選択信号をラッチする機能を有することを特徴とする請求項10に記載の半導体メモリ。

【請求項12】 前記ラッチ回路は、前記バンク選択信号に基づいて、前記マスターデータ及び前記救済アドレスデータを出力するか否かを決定することを特徴とする請求項11に記載の半導体メモリ。

【請求項13】 前記セルフフューズプログラム回路は、フューズプログラム回路を有し、前記フューズプログラム回路は、前記救済アドレスデータを前記電気的フューズにプログラムする機能を有することを特徴とする請求項9に記載の半導体メモリ。

【請求項14】 前記セルフフューズプログラム回路は、カウンタ及びスイッチ回路を有し、前記カウンタ及び前記スイッチ回路は、前記救済アドレスデータを、1ビットずつ、前記フューズプログラム回路に転送する機能を有することを特徴とする請求項13に記載の半導体メモリ。

【請求項15】 前記救済アドレスデータは、複数ビットから構成され、前記電気的フューズに対するプログラム動作は、前記救済アドレスデータの各ビットの値にかかわらず、全てのビットに対して実施されることを特徴とする請求項14に記載の半導体メモリ。

【請求項16】 請求項15記載の半導体メモリにおいて、前記電気的フューズにプログラムされたデータをモニタするためのモニタ回路を具備することを特徴とする半導体メモリ。

【請求項18】 前記カウンタは、ベリファイ動作を行う前に初期化される ことを特徴とする請求項17に記載の半導体メモリ。

【請求項19】 前記セルフフューズプログラム回路は、バンクセレクト回 路を有し、前記バンクセレクト回路は、前記フューズプログラム回路が選択され たバンクに対応するときに、前記救済アドレスデータを前記スイッチ回路に転送 する機能を有すことを特徴とする請求項14に記載の半導体メモリ。

【請求項20】 メモリセルから読み出される第1データと外部入力端子に 与えられる第2データとに基づいて、前記メモリセルの良/不良を判定するステ ップと、前記メモリセルが不良の場合に、前記メモリセルのアドレスデータを、 救済アドレスデータとして、電気的フューズにプログラムするステップとを具備 することを特徴とする救済アドレスのプログラミング方法。

【請求項21】 前記メモリセルに前記第2データと同じ第3データをプロ グラミングした後に、前記第1データが読み出されることを特徴とする請求項2 0に記載の救済アドレスのプログラミング方法。

【請求項22】 前記救済アドレスデータは、1ビットずつ、前記電気的フ ユーズにプログラムされることを特徴とする請求項20に記載の救済アドレスの プログラミング方法。

【請求項23】 前記電気的フューズに対するプログラム動作は、前記救済 アドレスデータの各ビットの値にかかわらず、全てのビットに対して実施される ことを特徴とする請求項20に記載の救済アドレスのプログラミング方法。

【請求項24】 前記電気的フューズにプログラムされたデータを検証する ベリファイ動作において、前記救済アドレスデータの全てのビットは、同一の値 に設定されることを特徴とする請求項20に記載の救済アドレスのプログラミン グ方法。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、電気的に書き込み可能なフューズ (E-Fuse)に救済アドレスが記憶される半導体メモリに関する。

[0002]

【従来の技術】

通常、半導体メモリは、製品の歩留りを向上させるために、テストにより不良と判断された不良セルをスペアセルに置き換えるためのリダンダンシイ回路を備えている。この置き換えは、テスト後に、不良セルのアドレス、即ち、救済アドレスを、フューズアレイにプログラムすることにより実現される。

[0003]

そして、通常動作時、例えば、フューズアレイに記憶された救済アドレスと同一の外部アドレスがチップに与えられると、不良セルに代わってスペアセルが選択されるため、外見上は、不良セルが救済されたことになり、製品の歩留りを向上させることができる(例えば、特許文献 1 参照)。

[0004]

救済アドレスを記憶するフューズとしては、レーザ光を用いてフューズを切断するレーザフューズが一般的に知られている。レーザフューズに対する救済アドレスのプログラムは、レーザ光を使用するため、ウェハ状態でのみ行うことができ、組み立て(assembly)工程後には行うことができない。

[0005]

そこで、最近では、組み立て工程後のテストで不良とされた不良セルのアドレスをフューズアレイにプログラムし、製品の歩留りをさらに向上させるため、フューズアレイを、電気的に書き込み可能なフューズ(以下、電気的フューズ)により構成した半導体メモリが開発されている。

[0006]

図45は、電気的フューズを備えた従来の半導体メモリの主要部を示している

[0007]

チップ10内には、メモリセルアレイ11が配置される。メモリセルアレイ1

1は、複数のメモリブロック(例えば、バンク)のうちの1つであってもよい。 本例では、メモリセルアレイ11は、デコーダ、センスアンプ、リード/ライト 回路などの周辺回路の一部を含んでいるものとする。

[0008]

外部入出力端子(DQ端子)12は、ライトデータ(書き込みデータ)をチップ10内に取り込み、かつ、リードデータをチップ外に出力するための要素である。入力回路14Aは、外部入出力端子12に与えられたライトデータをメモリセルアレイ11に転送する。出力回路17Aは、メモリセルアレイ11から読み出されたリードデータを外部入出力端子12に転送する。

[0009]

外部入力端子(アドレス端子) 19Aは、通常動作時及びテスト時に、ロウ/カラムアドレスデータをチップ 10内に取り込むための要素である。ロウ/カラムアドレスデータは、メモリセルアレイ 11に与えられ、メモリセルの選択に使用される。

[0010]

また、テスト後のフューズプログラム時においては、例えば、フューズアレイに救済アドレスをプログラムするために必要なデータA0~A4が、テスタにより作成される。このデータA0~A4は、外部入力端子19Aを経由して、チップ10内に供給される。

$[0\ 0\ 1\ 1]$

1

データA0 \sim A4dは、デコード回路DCiに与えられる。デコード回路DCiは、データA0 \sim A4eデコードし、フューズプログラムデータD0 \sim D19e4 生成する。フューズプログラムデータD0 \sim D19e19e4 なるフューズを決定する。

[0012]

フューズプログラム回路FPiは、複数の電気的フューズからなるフューズアレイを備える。フューズプログラム回路FPiは、フューズプログラムデータD0~D19により決定されるフューズアレイ内の1つの電気的フューズ(例えば、キャパシタ)のキャパシタ絶縁膜を電気的に破壊する。最終的に、フューズア

レイには、マスターデータ(1ビット)FMAST及び救済アドレスデータ(複数ビット)FADDnがプログラムされる。

[0013]

マスターデータFMASTは、フューズプログラム回路FPiの有効/無効を 決定するデータである。マスターデータFMASTがフューズプログラム回路F Piの有効を示している場合には、フューズプログラム回路FPiにプログラム された救済アドレスデータFADDnが有効になる。

[0014]

モニタ回路Mは、マスターデータFMAST及び救済アドレスデータFADD nが、正確に、フューズアレイにプログラムされたか否かを検出するための回路である。

[0015]

通常動作時には、フューズプログラム回路FPiは、マスターデータFMAS T及び救済アドレスデータFADDnを出力する。リダンダンシイ回路21は、 マスターデータFMASTがフューズプログラム回路FPiの有効を示している 場合に、救済アドレスデータFADDnと外部アドレスデータとを比較する。

$[0\ 0\ 1\ 6]$

そして、両者が一致する場合には、リダンダンシイ回路21は、置き換え信号 Repを出力する。メモリセルアレイ11は、置き換え信号Repを受けると、 不良セルに代えて、スペアセルを選択する。

$[0\ 0\ 1\ 7]$

なお、チップ10は、メモリチップの他、メモリセルアレイを備えるICチップ、例えば、メモリ混載ICチップや、システムLSIチップなども含む。また、メモリの種類も限定されない。DRAM、SRAM、FeRAM、MRAM、ROM、フラッシュメモリなど、全てのメモリを含む。

[0018]

次に、図45のデコード回路DCi、フューズプログラム回路FPi及びモニタ回路Mの例について説明する。

[0019]

説明を明確にするため、前提条件を以下のように規定する。1つのチップ10内には、4つのバンク(メモリセルアレイ)が配置される。1つのバンクに対して、1つのデコード回路DCi、1つのフューズプログラム回路FPi及び1つのリダンダンシイ回路21が設けられる。1つのバンクは、例えば、16ロウ及び16カラムのマトリックス状メモリセルアレイからなり、救済アドレスデータFADD0~FADD3は、4ビットから構成される。

[0020]

図46は、デコード回路DC i (i = 0, 1, 2, 3)の例を示し、図47は、フューズプログラム回路FP i (i = 0, 1, 2, 3)及びモニタ回路Mの例を示している。

[0021]

デコード回路DC0, DC1, DC2, DC3は、4つのバンク0, 1, 2, 3に対応して4つ存在し、フューズプログラム回路FP0, FP1, FP2, FP3も、4つのバンク0, 1, 2, 3に対応して4つ存在する。

[0022]

テスタにより生成されるデータ(フューズプログラム時のアドレスデータ) A $0 \sim A 4 t$ 、デコード回路DC 0 , DC 1 , DC 2 , DC 3 に入力される。

[0023]

バンク0に対応するデコード回路DC0は、フューズプログラムデータ(デコード信号)D0~D4を出力する。フューズプログラムデータD0~D4は、バンク0に対応するフューズプログラム回路FP0に入力される。

. [0024]

バンク1に対応するデコード回路DC1は、フューズプログラムデータ(デコード信号) $D5\sim D9$ を出力する。フューズプログラムデータ $D5\sim D9$ は、バンク1に対応するフューズプログラム回路FP1に入力される。

[0025]

バンク2に対応するデコード回路DC2は、フューズプログラムデータ (デコード信号) D10~D14を出力する。フューズプログラムデータD10~D14は、バンク2に対応するフューズプログラム回路FP2に入力される。

[0026]

バンク3に対応するデコード回路DC3は、フューズプログラムデータ (デコード信号) D15~D19を出力する。フューズプログラムデータD15~D19は、バンク3に対応するフューズプログラム回路FP3に入力される。

[0027]

表 1 に示すように、テスタにより生成されるデータ A 0 \sim A 4 の値に応じて、フューズプログラムデータ(デコード信号)D 0 \sim D 1 9 のうちの 1 つが "H" となる。

[0028]

【表 1】

破壊(プログラム)されるEFの位置	N'272 N'273	A2 A1 A0 MAST A3 A2 A1 A0	D10 D11 D12 D13 D14 D15 D16 D17 D18 D19	0 1 0 1 0 1 0	0 0 1 1 0 0 1	1 1 1 1 0 0 0	1 1 1 1 0 0 0	0 0 0 0 0 1 1 1
	N-291	MAST	D10 [0	_	0	_	0
		А3	60	-	0	0	-	0
		A2	80	0	0	0	_	0
		A1	07	-	-	•	0	0
		A0	90	0	-	-	0	0
		MAST	D5	-	0	-	0	0
	N.290	A3	04	0	0	_	0	0
		A 2	D3	-	-	0	0	0
		A 1	D2	0	~	0	0	0
		A 0	D1	-	0	0	0	0
		MAST	00	0	0	0	0	0
			"H"になる デコード信号		- スタ るデ-			

ここで、具体例について考える。

[0029]

例えば、テストの結果、バンク 0 内に不良セルが存在し、その不良アドレス (救済アドレス) A 0, A 1, A 2, A 3 が、"0", "0", "0", "1"で あったとする。救済アドレスは、ロウアドレス (ロウ救済) であっても、また、 カラムアドレス (カラム救済) であっても、どちらでもよい。

[0030]

[0031]

その結果、図47のフューズプログラム回路FP0内のMASTが"H"になり、ゲートにMASTが入力されるNチャネルMOSトランジスタTr2がオン状態となる。NチャネルMOSトランジスタTr1は、高電圧を緩和するためのバリアトランジスタであり、常に、オン状態である。

[0032]

従って、FMASTに関わる電気的フューズ(例えば、キャパシタ)EFに高電圧が印加され、その電気的フューズEFのキャパシタ絶縁膜が破壊され、フューズプログラム回路FPOが有効になる。

[0033]

次に、テスタにより生成されるアドレスデータA0, A1, A2, A3, A4 が、"0", "0", "1", "0", "0"に設定される。この場合、表1に示すように、フューズプログラムデータD0~D19のうち、データD4のみが"H"となる。

[0034]

その結果、図47のフューズプログラム回路FP0内のA3が"H"になり、 ゲートにA3が入力されるNチャネルMOSトランジスタTr2がオン状態となる。NチャネルMOSトランジスタTr1は、高電圧を緩和するためのバリアトランジスタであり、常に、オン状態である。

[0035]

従って、FADD3に関わる電気的フューズ(例えば、キャパシタ)EFに高電圧が印加され、その電気的フューズEFのキャパシタ絶縁膜が破壊される。

[0036]

以上の2回のフューズプログラム動作により、フューズプログラム回路FP0内に、救済アドレスA0, A1, A2, A3として、"0", "0", "0", "1"がプログラムされる。

[0037]

なお、図47においては、電気的フューズEFのキャパシタ絶縁膜が破壊された場合(導通状態)を"1"とし、破壊されない場合(非導通状態)を"0"とする。マスターデータ(1ビット)FMAST及び救済アドレスデータ(4ビット)FADD0~FADD3を読み出すための回路は、省略している。

[0038]

図46及び図47の例では、救済アドレスは、テスタ(救済アドレス作成対応 機種)により生成される。この場合、テスタは、メモリセルアレイを構成するメ モリセルの全てをテストする機能と共に、不良と判断されたメモリセルのアドレ スをマップ(Fail Address Map: FAM)上に表し、最も効率よく、不良セルを救 済するための救済アドレス(救済解)を求める機能を備える。

[0039]

救済アドレスをフューズプログラム回路FPiにプログラムするに当たって、本例では、そのプログラムのために使用する外部端子の数を減らすために、図46のデコード回路DCiをチップ内に設けている。即ち、デコード回路DCiを使用する場合には、外部端子の数は、5個(A0~A4)で済むが、デコード回路DCiを使用しない場合には、外部端子の数は、最低でも、フューズの数(20個)だけ必要になる。

[0040]

図48は、フューズプログラム時の具体的な動作波形の例を示している。

[0041]

この動作波形は、バンク1に関し、救済アドレスA0, A1, A2, A3として、"0", "0", "0", "1"をプログラムする例である。

[0042]

まず、フューズプログラム信号(フューズプログラムエントリー信号)PROGRAMが"H"になり、フューズプログラムモードとなる。この時、図47のフューズプログラム回路FPi内のNチャネルMOSトランジスタN4がオン状態になる。また、VBPのレベル(電位)が、フューズの切断にとって必要な十分に大きな値に設定される。

[0043]

VBPのレベルは、チップ動作の低消費電力化を実現するため、フーズプログラムモードのときのみ、十分に大きな値に設定し、VBPを使用しないときは、例えば、接地電位に設定する。

[0044]

次に、FMASTのプログラムを行う。

[0045]

ロウアドレスストローブ信号/RASの立下りエッジ("H"から"L"への切り替わり点)に同期して、テスタにより生成されたアドレス信号A $0\sim$ A4が、図46のデコード回路DCiに取り込まれる。アドレス信号A $0\sim$ A4は、"1","0","1","0""、"0"、"0"、"0"である、表1により、バンク1内のFMASTに対応するデコード信号D5が"H"となる。

$[0\ 0\ 4\ 6]$

このため、バンク1内のFMASTに対応する電気的フューズEFについてのみ、その一端には、VBPが与えられ、その他端には、接地電位が与えられる。その結果、バンク1内のFMASTに対応する電気的フューズ(例えば、キャパシタ)EFのキャパシタ絶縁膜の両端に大きな電位差が生じ、そのキャパシタ絶縁膜が破壊され、"1(=有効)"がプログラムされる。

[0047]

次に、FADD3のプログラムを行う。

[0048]

ここで、FADD0~FADD2については、"0"をプログラムすることになるが、電気的フューズEFの初期状態(破壊されていない状態)は、"0"で

あるため、 $FADD0 \sim FADD2$ については、フューズプログラムを行う必要がない。

[0049]

ロウアドレスストローブ信号 \angle RASの立下りエッジ("H"から"L"への切り替わり点)に同期して、テスタにより生成されたアドレス信号A $0\sim$ A4が、図46のデコード回路DCiに取り込まれる。アドレス信号A $0\sim$ A4は、"1", "0", "0", "1", "0" である、表1により、バンク1内のADD3に対応するデコード信号D9が"H"となる。

[0050]

このため、バンク1内のFADD3に対応する電気的フューズEFについてのみ、その一端には、VBPが与えられ、その他端には、接地電位が与えられる。その結果、バンク1内のFADD3に対応する電気的フューズ(例えば、キャパシタ)EFのキャパシタ絶縁膜の両端に大きな電位差が生じ、そのキャパシタ絶縁膜が破壊され、"1"がプログラムされる。

[0051]

なお、本例では、全ての電気的フューズEFの一端は、共通接続され、その一端に、VBP(高電位)が与えられる。このため、フューズプログラムは、1 ビットずつ行う。本例では、1 つの救済アドレスに対して、最低1 回のプログラム動作(FMAST=1 ビット)、最大5 回のプログラム動作(FMAST+ADD0 ~ ADD3 = 5 ビット)が行われる。

[0052]

通常、救済アドレスをプログラムした後、救済アドレスが正確にプログラムされたか否かを検証するベリファイが実行される。

[0053]

フューズプログラム動作は、上述のように、電気的フューズの初期状態が"0"であることから、"1"ープログラミングの対象となるフューズに対してのみ実行する。

[0054]

これに対し、ベリファイ動作は、救済アドレスが正確にプログラムされている

か否かを検証するものであるため、例えば、全ての電気的フューズ(FMAST , FADD0~FADD3)に対して、1ビットずつ、順次、行う。

[0055]

この場合、ベリファイ動作は、例えば、バンク0のFMASTから始まり、バンク0のFADD $0 \rightarrow$ FADD $1 \rightarrow$ FADD $2 \rightarrow$ FADD3と進み、さらに、バンク $1 \rightarrow$ バンク $2 \rightarrow$ バンク3と進む。

[0056]

"1"ープログラミングを実行した電気的フューズに対するベリファイでは、 EFmoni % "H"のときは、プログラミング OK、"L"のときは、プログラミング NG となる。 "1"ープログラミングを実行していない電気的フューズ に対するベリファイでは、EFmoni % "L"のときは、プログラミング OK、"H"のときは、プログラミング NG となる。

[0057]

1つのバンクに対して、1つのモニタ回路が設けられる場合には、複数のバンクにおけるベリファイ動作をパラレルに実行することができる。また、複数のバンクに対して、1つのモニタ回路のみが設けられる場合には、ベリファイ動作は、1バンクずつ、順次、行う。

[0058]

なお、ベリファイ動作は、事実上は、電気的フューズに対する"1"ープログラミングの検証として実施される。従って、ベリファイ動作は、全ての電気的フューズに対して行わずに、"1"ープログラミングを行った電気的フューズのみを対象としてもよい。

[0059]

この場合、"1"ープログラミングがOKのときは、VBPから、電気的フューズEF、トランジスタTr1, Tr2, N4を経由して、Vssまでの電流パスができる。一方、"1"ープログラミングがNGのときは、フューズが破壊されていないので、このような電流パスはできない。

[0060]

"1"ープログラミングを行った電気的フューズのみを対象とするベリファイ

動作によれば、フューズプログラム時に使用したアドレスを、再び、テスタから チップへ与えればよいため、簡単かつ短時間に、ベリファイ動作を行うことがで きる。

$[0\ 0\ 6\ 1]$

図49は、救済アドレスのベリファイ時の動作波形の例を示している。

この動作波形は、"1"ープログラミングを行った電気的フューズのみを対象とするベリファイ動作に関する。

[0062]

まず、テストモードベリファイ信号TMVERIFYが "H" になり、ベリファイモードとなる。この時、図47のモニタ回路M内のトランスファゲートTGがオン状態になる。また、VBPのレベル(電位)が、 "H"、例えば、電源電位Vddに設定される。

[0063]

VBPのレベルは、チップ動作の低消費電力化を実現するため、ベリファイモードのときのみ、"H"に設定し、VBPを使用しないときは、例えば、接地電位に設定する。

[0064]

まず、バンク0のFADD0のベリファイについて考える。

[0065]

ロウアドレスストローブ信号 \angle RASの立下りエッジに同期して、テスタにより生成されたアドレス信号A0~A4が、図46のデコード回路DCiに取り込まれる。アドレス信号A0~A4は、"1", "0", "0", "0", "0", "0" である。表1により、バンク0内のFADD0に対応するデコード信号D1が"H"となる。

[0066]

このため、バンク 0 内のFADD 0 に対応する電気的フューズEFについてのみ、その一端には、VBPが与えられ、その他端には、接地電位が与えられる。その結果、バンク 0 内のFADD 0 に対応する電気的フューズEFの状態に応じて、EFmoniの値が変化する。

[0067]

バンク 0 内の F A D D 0 に関する電気的フューズについては、例えば、"0" ープログラミングが実行されている。

[0068]

この場合、同図に示すように、電流iPDが流れずに、EFmoniが"L"となる場合には、バンク0内のFADD0に関わるフューズは、破壊されておらず、"0"が正確にプログラムされていることが確認できる。一方、電流iPDが流れ、EFmoniが"H"となる場合には、バンク0内のFADD0に関わるフューズは、破壊されており、"1"が誤ってプログラムされていることになる。

[0069]

次に、バンク1のFMASTのベリファイについて考える。

[0070]

ロウアドレスストローブ信号 \angle RASの立下りエッジに同期して、テスタにより生成されたアドレス信号A $0\sim$ A4が、図46のデコード回路DCiに取り込まれる。アドレス信号A $0\sim$ A4は、"1", "0", "1", "0", "0" である。表1により、バンク1内のFMASTに対応するデコード信号D5が"H"となる。

[0071]

このため、バンク1内のFMASTに対応する電気的フューズEFについてのみ、その一端には、VBPが与えられ、その他端には、接地電位が与えられる。その結果、バンク1内のFMASTに対応する電気的フューズEFの状態に応じて、EFmoniの値が変化する。

[0072]

バンク1内のFMASTに関する電気的フューズについては、例えば、"1" ープログラミングが実行されている。

[0073]

この場合、同図に示すように、電流 i P D が流れ、E F m o n i が "H" となる場合には、バンク 1 内の F M A S T に関わるフューズは、破壊されており、"

1"が正確にプログラムされていることが確認できる。一方、電流iPDが流れずに、EFmoniが"L"となる場合には、バンク1内のFMASTに関わるフューズは、破壊されておらず、"0"が誤ってプログラムされていることになる。

[0074]

【特許文献1】

特開2002-197889号公報

[0075]

【発明が解決しようとする課題】

図50は、レーザフューズを使用したときのテストフローを示している。

この場合、ウェハ段階でのテスト工程、例えば、ダイソートテストD/Sでは、 、救済アドレスを作成できるテスタによりテストが実行され、 投済アドレスのプログラム時には、 レーザマシンによりフューズの切断が実行される。 この後、不良セルが正確にスペアセルに置き換えられたか否かをテストする。

[0076]

レーザフューズを使用する場合には、不良セルの救済は、ウェハ段階でのみしか行うことができず、組み立て工程後には行うことができない。ウェハ段階で行うテストは、テスト時間の関係から一定の温度(例えば、高温のみ)の下でしか行わない。また、テスタの信号をチップに伝えるための信号ケーブルが長いため、高速動作のテストもできない。従って、組み立て工程後のテスト工程、例えば、低温テストLTや高温テストHTなどでは、不良セルが生じたときにも、これを救済することができない。

[0077]

図51は、電気的フューズを使用したときのテストフローを示している。

この場合、ウェハ段階でのテスト工程、例えば、ダイソートテストD/Sでは、レーザフューズを使用したときと同様に、救済アドレスを作成できるテスタによりテストが実行される。但し、救済アドレスのプログラムは、レーザマシンによらず、電気的に行うことができる。

[0078]

従って、ウェハをレーザマシンに移動させる工程がなくなるため、組み立て工程までのウェハタッチを減らすことができる。これは、半導体メモリの製造における効率向上を意味している。

[0079]

この後、不良セルが正確にスペアセルに置き換えられたか否かのテスト工程が 実行される。

[0080]

電気的フューズを使用する場合には、不良セルの救済は、組み立て工程後にも行うことができる。例えば、組み立て工程後のテスト工程、例えば、低温テスト LTや高温テストHTなどでは、救済アドレスを作成できるテスタによりテスト を実行した後、救済アドレスのプログラムが電気的に実行されるため、製品の歩 留り向上を実現できる。

[0081]

しかし、従来の電気的フューズを使用したテストフローでは、テスト毎に、救済アドレス(救済解)を求めなければならない。また、この救済アドレスは、例えば、FAM(Fail Address Map)機能を搭載したテスタにより求めなければならない。ところが、FAM機能を搭載したテスタは、非常に高価であり、これを使用すると、テストコストを下げることができない。

[0082]

また、組み立て工程後のチップのテストにおいては、複数チップを同時にテストする。1回のテストで、テスト対象となったチップの全てにおいて、救済アドレスが一致するということはほとんどない。即ち、組み立て工程後のチップに対しては、フューズプログラム動作は、チップ毎に、個別に行うことになる。

[0083]

テスタは、フューズプログラム動作を行っている期間は、テスト及び救済解の 作成動作を実行できないため、結果として、その期間、FAM機能も使用できな いことになる。

[0084]

つまり、従来においては、FAM機能を搭載した高価なテスタを使用しなけれ

ばならないばかりでなく、さらに、この高価なテスタを、効率よく、使用することができないという問題がある。

[0085]

ところで、組み立て工程後にメモリセルが不良となる原因としては、主として 、ビット線同士の短絡などのビット不良にある。ビット不良の発生率は、高速動 作品になるほど高くなる傾向がある。

[0086]

このようなビット不良を、ウェハ段階のダイソートテストで検出することは、 ① テスト強度/感度を高くしなければならないこと、② ダイソートテストの 時間が膨大になること、③ オーバーキルによる歩留まりの低下が考えられるこ と、などの理由から、現実的には不可能である。結局、ビット不良については、 組み立て工程後のテスト工程で救済しなければならない。

[0087]

そこで、少なくとも、このような組み立て工程後に発生するメモリセルの不良 については、FAMを搭載した高価なテスタを用いずに救済することができるよ うになれば、テスト効率の向上とテストコストの低下にとっては、非常に有効と なる。

[0088]

本発明は、このような点に鑑みてなされたものであり、その目的は、組み立て 工程後に発生するメモリセルの不良を、FAMを搭載した高価なテスタを用いず に救済することにある。

[0089]

【課題を解決するための手段】

本発明の例に関わる半導体メモリは、メモリセルから読み出される第1データと外部入力端子に与えられる第2データとに基づいて、前記メモリセルの良/不良を判定するエラー検出回路と、前記メモリセルが不良の場合に、前記メモリセルのアドレスデータを、救済アドレスデータとして、電気的フューズにプログラムするセルフフューズプログラム回路とを備える。

[0090]

本発明の例に関わる救済アドレスのプログラミング方法は、メモリセルから読み出される第1データと外部入力端子に与えられる第2データとに基づいて、前記メモリセルの良/不良を判定するステップと、前記メモリセルが不良の場合に、前記メモリセルのアドレスデータを、救済アドレスデータとして、電気的フューズにプログラムするステップとを備える。

[0091]

【発明の実施の形態】

以下、図面を参照しながら、本発明の半導体メモリの例について詳細に説明する。

[0092]

(1) 概要

本発明は、主として、救済アドレスのプログラムをチップ毎に個別に行うことが多くなる組み立て工程後に発生するメモリセルの不良、例えば、ビット線不良に対しては、FAMを搭載した高価なテスタを用いずに、救済アドレスのプログラムを行うことができる半導体メモリを提案するものである。

[0093]

即ち、本発明の半導体メモリでは、テスタは、テストアドレス及びテストデータを生成する機能を有していればよく、テスト結果に基づく救済アドレス(救済解)は、半導体メモリ自身で作成すると共に、その救済アドレスのプログラムも、半導体メモリ自身で自動的に行う(セルフフューズプログラム)。

[0094]

これにより、不良セルの検出と、その不良セルの救済(不良セルからスペアセルへの置き換え)、即ち、救済アドレスのプログラムとに関するテスト工程のテスト効率の向上とテストコストの低下を実現できる。

[0095]

具体的には、本発明の半導体メモリにおいては、不良セルの検出に関しては、 チップ内に、テスタから与えられるテストデータ(ライトデータ)及びテストデ ータのプログラムが行われたメモリセルから読み出されるリードデータに基づい て、不良セルの検出を行うエラー検出回路を新設する。

[0096]

また、不良セルの救済に関しては、チップ内に、セルフフューズプログラム回路を新設する。セルフフューズプログラム回路は、不良セルが検出されたときに、その不良セルのアドレスを、救済アドレス(救済解)としてラッチするラッチ回路と、その救済アドレスを、1ビットずつ、電気的フューズにプログラムするフューズプログラム回路とを備える。

[0097]

なお、救済アドレスのプログラム後に、この救済アドレスが正確に電気的フューズにプログラムされたか否かをテストするモニタ回路を、さらに、チップ内に設けてもよい。

[0098]

このように、本発明によれば、不良セルの検出、救済アドレス(救済解)の作成及び救済アドレスのプログラムを、半導体メモリ内で自動的に行うため、FA Mを搭載した高価なテスタを用いずに、テスト工程を実施できる。

[0099]

本発明は、主として、組み立て工程後のテスト工程に対して効果的であるが、ウェハ段階におけるテスト工程に適用することも可能である。

[0100]

(2) 例 1

以下、本発明の例1に関わる半導体メモリについて説明する。

[0101]

(1) 全体図

図1は、本発明の例1に関わる半導体メモリの主要部を示している。

チップ10内には、メモリセルアレイ11が配置される。メモリセルアレイ11は、複数のメモリブロック(例えば、バンク)のうちの1つであってもよい。本例では、メモリセルアレイ11は、デコーダ、センスアンプ、リード/ライト回路などの周辺回路の一部を含んでいるものとする。

[0102]

外部入出力端子(DQ端子)12は、プログラムデータをチップ10内に取り

込み、かつ、リードデータをチップ外に出力するための要素である。入力回路 1 4 は、外部入出力端子 1-2 に与えられたプログラムデータをメモリセルアレイ 1 1 に転送する。出力回路 1 7 は、メモリセルアレイ 1 1 から読み出されたリードデータを外部入出力端子 1 2 に転送する。

[0103]

本例では、メモリセルアレイ11と入力回路14との間に、擬似リード制御回路 (Pseudo Read Control Circuit) 15が配置され、メモリセルアレイ11 と出力回路16との間に、擬似リード制御回路16が配置される。比較回路18 は、擬似リード制御回路15,16の出力データcompW, compRに基づいて、検知信号(ラッチ信号)COMPERRを出力する。

[0104]

擬似リード制御回路15は、ライトモード(テストモード時のライト動作を含む)時に、外部入出力端子12に与えられるプログラムデータを、メモリセルアレイ11に転送し、テストモード(擬似リードサイクル; Pseudo Read Cycle)時の期待値入力動作において、外部入出力端子12に与えられるプログラムデータ(期待値)を、比較回路18に転送する機能を有する。

[0105]

また、テストモード時のライト動作及びテストモード(擬似リードサイクル)時の期待値入力動作では、入力回路 1 4 は、外部入出力端子 1 2 に与えられるプログラムデータを擬似リード制御回路 1 5 に転送することができるように、活性化される。

[0106]

擬似リード制御回路16は、リードモード時に、メモリセルアレイ11から読み出されるリードデータを、出力回路17に転送し、テストモード(擬似リードサイクル)時のリード動作において、メモリセルアレイ11から読み出されるリードデータを、比較回路18に転送する機能を有する。

[0107]

また、テストモード(擬似リードサイクル)時のリード動作では、出力回路17は、擬似リード制御回路16の出力データを外部入出力端子12に転送しない

ように、非活性化される。

[0108]

比較回路18は、テストモード時に、プログラムデータ(期待値)compWとリードデータcompRとを比較し、その比較結果に基づいて、不良セルの検出を行う。

[0109]

擬似リード制御回路 15, 16及び比較回路 18は、エラー検出回路 13を構成している。エラー検出回路 13は、本発明の半導体メモリの特徴の一つとなっている。

[0110]

外部入力端子(アドレス端子) 19は、リード/ライトモード時及びテストモード時に、ロウ/カラムアドレスデータをチップ 10内に取り込むための要素である。ロウ/カラムアドレスデータは、外部入力端子 19を経由して、メモリセルアレイ 11に与えられ、メモリセルの選択に使用される。

[0111]

テストモード時のライト動作では、メモリセルアレイ11内のメモリセルにプログラムデータ(テストデータ)をプログラムするために、ロウ/カラムアドレスデータがチップ10に供給される。テストモード(擬似リードサイクル)時のリード動作では、メモリセルアレイ11内のメモリセルからプログラムデータ(期待値)と比較するためのリードデータを読み出すために、ロウ/カラムアドレスデータがチップ10に供給される。

[0112]

また、テストモード時の救済アドレスラッチサイクルでは、メモリセルアレイ 11内に不良セルが存在した場合に、その不良セルのアドレス (救済アドレス) をラッチ回路LAiにラッチするために、バンクアドレスデータ及びロウ/カラムアドレスデータ (実際にラッチするのは、その一部) がチップ10に供給される。

[0113]

ラッチ回路LAiは、テストモード時の救済アドレスラッチサイクルにおいて

、救済アドレス(救済解)をラッチする。不良セルをロウ単位で救済するロウ救済の場合には、ラッチ回路LAiは、ロウアドレスをラッチし、不良セルをカラム単位で救済するカラム救済の場合には、ラッチ回路LAiは、カラムアドレスをラッチする。

[0114]

フューズプログラム回路FPiは、複数の電気的フューズからなるフューズアレイを備える。フューズプログラム回路FPiは、フューズプログラムデータMAST,ADDnにより決定されるフューズアレイ内の1つの電気的フューズ(例えば、キャパシタ)のキャパシタ絶縁膜を電気的に破壊する。最終的に、フューズアレイには、マスターデータ(1ビット)FMAST及び救済アドレスデータ(複数ビット)FADDnがプログラムされる。

[0115]

マスターデータFMASTは、フューズプログラム回路FPiの有効/無効を 決定するデータである。マスターデータFMASTがフューズプログラム回路F Piの有効を示している場合には、フューズプログラム回路FPiにプログラム された救済アドレスデータFADDnが有効になる。

[0116]

カウンタCi及びスイッチ回路SWは、ラッチ回路LAiにラッチされた救済アドレスを、1ビットずつ、電気的フューズにプログラムするために設けられている。救済アドレスデータを構成する複数ビットのうち、カウンタCiにより選択された1ビットは、ラッチ回路LAiからフューズプログラム回路FPiに転送される。

$[0\ 1\ 1\ 7\]$

ラッチ回路LAi、フューズプログラム回路FPi、カウンタCi及びスイッチ回路SWは、セルフフューズプログラム回路20を構成している。セルフフューズプログラム回路20は、本発明の半導体メモリの特徴の一つとなっている。

[0118]

モニタ回路Mは、マスターデータFMAST及び救済アドレスデータFADD nが、正確に、フューズアレイにプログラムされたか否かを検出するための回路 である。

[0119]

リード/ライトモード時には、フューズプログラム回路FPiは、マスターデータFMAST及び救済アドレスデータFADDnを出力する。リダンダンシイ回路21は、マスターデータFMASTがフューズプログラム回路FPiの有効を示している場合に、救済アドレスデータFADDnと外部アドレスデータとを比較する。

[0120]

そして、両者が一致する場合には、リダンダンシイ回路21は、置き換え信号 Repを出力する。メモリセルアレイ11は、置き換え信号Repを受けると、 不良セルに代えて、スペアセルを選択する。

[0121]

なお、チップ10は、メモリチップの他、メモリセルアレイを備えるICチップ、例えば、メモリ混載ICチップや、システムLSIチップなども含む。また、メモリの種類も限定されない。DRAM、SRAM、FeRAM、MRAM、ROM、フラッシュメモリなど、全てのメモリを含む。

[0122]

② エラー検出回路

次に、図1のエラー検出回路13の例について説明する。

[0123]

エラー検出回路 1 3 は、テスタから与えられるテストデータ(ライトデータ) 及びテストデータのプログラムが行われたメモリセルから読み出されるリードデータに基づいて、不良セルの検出を行う機能を有する。

[0124]

エラー検出回路13は、入力回路14、擬似リード制御回路15,16、出力回路17及び比較回路18から構成される。

[0125]

②-1. 概要

図2は、エラー検出回路の概要を示している。

[0126]

TMCOMPは、テストモード(擬似リードサイクル)にエントリーするか否かを決定する制御信号であり、例えば、TMCOMP= "H"の期間、テストモードが実行される。制御信号TMCOMPは、入力回路14、擬似リード制御回路15,16及び出力回路17に与えられ、テストモードにおけるこれら回路の状態を決定する。

[0127]

bWRITEは、ライトモード(テストモード時のライト動作を含む)のときに"L"、ライトモード以外のモードのときに、"H"となる制御信号である。ライトモード時には、プログラムデータを擬似リード制御回路15に転送するために、入力回路14は、制御信号bWRITEにより活性化される。この時、出力回路17は、制御信号bWRITEにより非活性化される。

[0128]

ノーマルライトモードでは、プログラムデータは、経路①を経由して、メモリセルアレイ11に転送される。テストモード(擬似リードサイクル)におけるライト動作においても、プログラムデータは、経路①を経由して、メモリセルアレイ11に転送される。

[0129]

ノーマルリードモードでは、リードデータは、経路①'を経由して、出力回路 17に転送される。

$[0\ 1\ 3\ 0\]$

テストモード(擬似リードサイクル)時の期待値入力動作では、プログラムデータは、経路②を経由して、期待値として、比較回路18に転送される。テストモード(擬似リードサイクル)時のリード動作では、リードデータは、経路②を経由して、比較回路18に転送される。

[0131]

以下、エラー検出回路13を構成する各回路の具体例について説明する。

[0132]

②-2. 入力回路

図3は、入力回路の例を示している。

[0133]

入力回路 1 4 は、インバータ I 1 ~ I 5 及びナンド (論理積否定) 回路 N A N D 1, N A N D 2 から構成される。入力回路 1 4 の状態は、制御信号 T M C O M P, b W R I T E によって制御される。

[0134]

例えば、ノーマルライトモードのときは、制御信号TMCOMP及び制御信号 bWRITEは、共に、"L"となるため、ナンドゲート回路NAND1の出力 信号bWTINは、"H"となる。その結果、外部入出力端子12に与えられる プログラムデータは、入力回路14からプログラムデータWDとして出力される

[0135]

また、ノーマルリードモードのときは、制御信号TMCOMPは、"L"、制御信号bWRITEは、"H"となるため、ナンドゲート回路NAND1の出力信号bWTINは、"L"となる。その結果、入力回路14の出力データWDは、"L"に固定される。

[0136]

また、テストモード時のライト動作のときは、制御信号TMCOMPは、"L"、制御信号 b W R I T E は、"L"となるため、ナンドゲート回路 N A N D 1 の出力信号 b W T I N は、"H"となる。その結果、外部入出力端子 12 に与えられるプログラムデータは、プログラムデータWDとして、入力回路 14 から出力される。

[0137]

また、テストモード(擬似リードサイクル)時の期待値入力動作のときは、制御信号TMCOMPは、"H"、制御信号bWRITEは、"H"となるため、ナンドゲート回路NAND1の出力信号bWTINは、"H"となる。その結果、外部入出力端子12に与えられるプログラムデータは、プログラムデータWDとして、入力回路14から出力される。

[0138]

図4は、図3の入力回路の動作波形図を示している。

[0139]

ライトモード(テストモード時のライト動作を含む)では、ナンドゲート回路 NAND1の出力信号bWTINが"H"であるため、入力データ(プログラム データ)DQと出力データWDは、同相となる。

[0140]

ノーマルリードモードでは、ナンドゲート回路NAND1の出力信号bWTINが "L"であるため、入力回路14の出力データWDは、常に、 "L"となる。

[0141]

テストモード(擬似リードサイクル)時の期待値入力動作では、ナンドゲート 回路NAND1の出力信号bWTINが"H"となるため、出力データWDは、 入力データDQに依存して変化する。

[0142]

このように、本例では、入力回路 1 4 は、テストモードであっても、プログラムデータをチップ内に取り込むことができるように構成される。

[0143]

②-3. 出力回路

図5は、出力回路の例を示している。

[0144]

出力回路 17は、インバータ 16 ~ 111、ナンド(論理積否定)回路 NAND 3 ~ NAND 5、 P チャネル MOS トランジスタ P1 及び N チャネル MOS トランジスタ N1 から構成される。出力回路 17 の状態は、制御信号 TMCOMP , bWRITE によって制御される。

[0145]

例えば、ノーマルライトモードのときは、制御信号TMCOMP及び制御信号 bWRITEは、共に、"L"となるため、ナンドゲート回路NAND3, NA ND4の出力信号は、"H"となり、ナンドゲート回路NAND5の出力信号は 、"L"となる。その結果、PチャネルMOSトランジスタP1がオフ状態、N チャネルMOSトランジスタN1がオン状態となり、出力回路17の出力データは、入力データRDDによらず、常に、"L"に固定される。

[0146]

また、ノーマルリードモードのときは、制御信号TMCOMPは、"L"、制御信号bWRITEは、"H"となるため、ナンドゲート回路NAND3~NAND5の出力信号の値は、入力データ(リードデータ)RDDの値に依存して変化する。例えば、入力データRDDが"H"のときは、PチャネルMOSトランジスタP1がオン状態、NチャネルMOSトランジスタN1がオフ状態となり、出力データも、"H"となる。また、入力データRDDが"L"のときは、PチャネルMOSトランジスタP1がオフ状態、NチャネルMOSトランジスタN1がオン状態となり、出力データも、"L"となる。

[0147]

また、テストモード時のライト動作のときは、制御信号TMCOMPは、"L"、制御信号bWRITEは、"L"となるため、ナンドゲート回路NAND3,NAND4の出力信号は、"H"となり、ナンドゲート回路NAND5の出力信号は、"L"となる。その結果、PチャネルMOSトランジスタP1は、オフ状態、NチャネルMOSトランジスタN1は、オン状態となり、出力回路17の出力データは、入力データRDDによらず、常に、"L"に固定される。

[0148]

また、テストモード(擬似リードサイクル)時のリード動作のときは、制御信号TMCOMP及び制御信号bWRITEは、共に、"H"となるため、ナンドゲート回路NAND3,NAND4の出力信号は、"H"となり、ナンドゲート回路NAND5の出力信号は、"H"となる。その結果、PチャネルMOSトランジスタP1及びNチャネルMOSトランジスタN1が、共に、オフ状態となり、出力回路17の出力ノードは、フローティング状態となる。

[0149]

図6は、図5の出力回路の動作波形図を示している。

[0150]

ノーマルリードモードでは、制御信号TMCOMPは、"L"、制御信号bW

RITEは、"H"となる。

[0151]

入力データRDDが "L"のときは、PGT= "H"により、PチャネルMOSトランジスタP1がオフ状態となり、NGT= "H"により、NチャネルMOSトランジスタN1がオン状態となる。また、入力データRDDが "H"のときは、PGT= "L"により、PチャネルMOSトランジスタP1がオン状態となり、NGT= "L"により、NチャネルMOSトランジスタN1がオフ状態となる。

[0152]

テストモード(擬似リードサイクル)時のリード動作では、制御信号 TMC OMPは、 "H"、制御信号 b WR I T E は、 "H"となる。この場合、入力データ R D D の値によらず、 P G T = "H"、 N G T = "L"になるため、 P チャネル M O S トランジスタ P 1 及び N チャネル M O S トランジスタ P 1 及び N チャネル 大態となる。

[0153]

このように、本例では、出力回路17は、テストモードにおいては、リード動作であっても、メモリセルアレイから読み出されるリードデータを外部入出力端子に転送しないように構成される。

[0154]

②-4. 擬似リード制御回路

図7は、擬似リード制御回路(ライト側)の例を示している。

[0155]

擬似リード制御回路15は、インバータI12~I14及びナンド(論理積否定)回路NAND6、NAND7から構成される。擬似リード制御回路15の状態は、制御信号TMCOMPによって制御される。

[0156]

例えば、ノーマル動作モード及びテストモード時のライト動作では、制御信号 TMCOMPは、"L"であるため、ナンドゲート回路NAND6の出力データ の値は、入力データ(プログラムデータ)WDの値に依存して変化し、ナンドゲ ート回路NAND7の出力データの値は、入力データ(プログラムデータ)WDの値によらず、常に、"H"となる。

[0157]

従って、ノーマル動作モード及びテストモード時のライト動作では、擬似リード制御回路15は、入力データ(プログラムデータ)WDを、出力データWTDとして、メモリセルアレイ11に転送する。

[0158]

また、テストモード(擬似リードサイクル)時の期待値入力動作では、制御信号TMCOMPは、"H"であるため、ナンドゲート回路NAND6の出力データの値は、入力データ(プログラムデータ)WDの値によらず、常に、"H"となり、ナンドゲート回路NAND7の出力データの値は、入力データ(期待値としてのプログラムデータ)WDの値に依存して変化する。

[0159]

従って、テストモード(擬似リードサイクル)時の期待値入力動作では、擬似リード制御回路15は、入力データ(期待値としてのプログラムデータ)WDを、出力データcompWとして、比較回路18に転送する。

[0160]

図8は、擬似リード制御回路(リード側)の例を示している。

[0161]

擬似リード制御回路16は、インバータI15~I17及びナンド(論理積否定)回路NAND8,NAND9から構成される。擬似リード制御回路16の状態は、制御信号TMCOMPによって制御される。

[0162]

例えば、ノーマル動作モードのときは、制御信号TMCOMPは、"L"であるため、ナンドゲート回路NAND8の出力データの値は、入力データ(リードデータ)RDの値に依存して変化し、ナンドゲート回路NAND9の出力データの値は、入力データ(リードデータ)RDの値によらず、常に、"H"となる。

[0163]

従って、ノーマル動作モードでは、擬似リード制御回路16は、入力データ(

リードデータ) RDを、出力データRDDとして、出力回路17に転送する。

[0164]

また、テストモード(擬似リードサイクル)時のリード動作では、制御信号TMCOMPは、 "H"であるため、ナンドゲート回路NAND8の出力データの値は、入力データ(リードデータ)RDの値によらず、常に、 "H"となり、ナンドゲート回路NAND9の出力データの値は、入力データ(リードデータ)RDの値に依存して変化する。

[0165]

従って、テストモード(擬似リードサイクル)時のリード動作では、擬似リード制御回路16は、入力データ(リードデータ)RDを、出力データcompRとして、比較回路18に転送する。

[0166]

図9は、図7及び図8の擬似リード制御回路の動作波形図を示している。

[0167]

ライトモード(テストモード時のライト動作を含む)では、制御信号TMCOMPは、"L"であるため、入力データ(プログラムデータ)WDと出力データWTDは、同相となる。出力データcompWは、常に、"L"を維持する。

[0168]

リードモードでは、制御信号TMCOMPは、 "L" であるため、入力データ (リードデータ) RDと出力データRDDは、同相となる。出力データcomp Rは、常に、 "L" を維持する。

[0169]

テストモード(擬似リードサイクル)の期待値入力動作では、制御信号TMC OMPは、 "H" であるため、出力データ c o m p W は、期待値としての入力データ (プログラムデータ) WDと同相となる。出力データWTDは、常に、 "L" を維持する。

[0170]

テストモード(擬似リードサイクル)のリード動作では、制御信号TMCOM Pは、"H"であるため、出力データcompRは、入力データ (リードデータ) RDと同相となる。出力データRDDは、常に、"L"を維持する。

. [0171]

このように、本例では、擬似リード制御回路15, 16は、テストモード(擬似リードサイクル)時には、プログラムデータ(期待値)及びリードデータを、比較回路18に転送するように構成される。

[0172]

②-5. 比較回路

図10は、比較回路の例を示している。

[0173]

比較回路18は、PチャネルMOSトランジスタP2, P3、NチャネルMO SトランジスタN2, N3及びインバータI18, I19から構成される。

[0174]

比較回路18の出力データ(ラッチ信号)COMPERRの値は、入力データ compR, compWの値によって決定される。入力データcompR, compWの値が互いに等しい場合には、出力データCOMPERRの値は、"L"となり、互いに異なる場合には、出力データCOMPERRの値は、"H"となる。

[0175]

比較回路18の構成については、表2に示すような論理を実現できる回路であれば、図10の回路に限られず、どのような回路を用いてもよい。

[0176]

【表2】

1ビットタイプの場合

compR	L	Н	L	Н
compW	L	L	Н	H
IN	Ι	L	L	H
COMPERR	L	Н	H.	L

図11は、比較回路18の他の例を示している。

[0177]

メモリセルアレイ11内の複数のメモリセル(複数ビット)に対して、同時に 、リード/ライト動作を実現できる多ビットタイプ半導体メモリにおいては、本 例に示すような回路が有効である。

[0178]

本例の比較回路18は、4ビットタイプ半導体メモリに適用される比較回路の例である。4つの比較回路A, B, C, Dは、それぞれ、図10に示す比較回路とほぼ同じ構成を有している。但し、図10の比較回路を4ビットタイプ半導体メモリに適用する場合には、図10のPチャネルMOSトランジスタP3及びNチャネルMOSトランジスタN3の出力ノードINを出力端子とする。即ち、図10のインバータI19が不要となる。

[0179]

比較回路A, B, C, Dの出力データIN0, IN1, IN2, IN3は、ナンドゲート回路NAND10に入力され、比較回路18の出力データ(ラッチ信号) COMPERRは、ナンドゲート回路NAND10から出力される。

[0180]

本例では、全ての比較回路A, B, C, Dの出力データINO, IN1, IN 2, IN3が "H"のとき、即ち、全ての比較回路A, B, C, Dにおいて、入力データ c o m p R i, c o m p W i (i = 0, 1, 2, 3) の値が互いに等しい場合には、比較回路 180 の出力データ(ラッチ信号)COMPERRは、"L"となる。

[0181]

これに対し、比較回路 A, B, C, Dの出力データ I N 0, I N 1, I N 2, I N 3 のうちの少なくとも 1 つが "L" のとき、即ち、比較回路 A, B, C, D の少なくとも 1 つにおいて、入力データ compRi, compWi (i=0, 1, 2, 3) の値が互いに異なる場合には、比較回路 180 の出力データ (ラッチ信号) COMPERR は、"H"となる。

[0182]

比較回路18の構成については、表3に示すような論理を実現できる回路であれば、図11の回路に限られず、どのような回路を用いてもよい。

[0183]

【表3】

4ビットタイプの場合

INO	L	Н		L	Н
IN1	L	L		Н	Н
IN2	٦	L	•••	Н	Н
IN3	L	L	i	Н	Н
COMPERR	Н	Н		Н	L

[0184]

②-6. 動作

図12は、エラー検出回路の動作波形図を示している。

[0185]

まず、メモリセルアレイ内のメモリセルに対して、プログラムデータ(テストデータ)をプログラムするライトサイクルが実行される(テストモード時のライト動作)。この時、上述したように、図2の入力回路14は、活性化され、擬似リード制御回路(ライト側)15は、テストデータをメモリセルアレイ11に転送する。

[0186]

この後、制御信号TMCOMPが"H"になると、テストモード(擬似リードサイクル)にエントリーする。この時、上述したように、図2の入力回路14は、活性化され、擬似リード制御回路(ライト側)15は、プログラムデータ(期待値。テストデータと同じ値を有する。)を比較回路18に転送する。また、図2の出力回路17は、非活性化され、擬似リード制御回路(リード側)16は、リードデータを比較回路18に転送する。

[0187]

比較回路は、プログラムデータ(期待値) compWの値とリードデータ compRの値とを比較し、両者が不一致のときのみ、出力データ(ラッチ信号) CompERRを "H"にする。

[0188]

③ セルフフューズプログラム回路

次に、図1のセルフフューズプログラム回路20の例について説明する。

[0189]

セルフフューズプログラム回路20は、不良セルが検出されたときに、その不良セルのアドレスを、救済アドレス(救済解)としてラッチすると共に、その救済アドレスを、1ビットずつ、電気的フューズにプログラムする機能を有する。

[0190]

セルフフューズプログラム回路20は、ラッチ回路LAi、フューズプログラム回路FPi、カウンタCi及びスイッチ回路SWから構成される。

[0191]

なお、以下では、説明を明確にするため、前提条件を以下のように規定する。 1つのチップ内には、4つのバンク(メモリセルアレイ)が配置される。1つのバンクに対して、1つのセルフフューズプログラム回路及び1つのリダンダンシイ回路が設けられる。1つのバンクは、例えば、16ロウ及び16カラムのマトリックス状メモリセルアレイからなり、救済アドレスデータFADD0~FADD3は、4ビットから構成される。

[0192]

この前提条件は、本発明を分かり易く説明するためのもので、バンクの数、1 つのバンクに対応するセルフフューズプログラム回路の数及びリダンダンシイ回 路の数、1つのバンクのロウ数/カラム数、ロウ救済にするか又はカラム救済に するかなどは、変更が可能である。

[0193]

③-1. 概要

図13は、セルフフューズプログラム回路の概要を示している。

[0194]

セルフフューズプログラム回路は、不良セルが検出されたときに、その不良セルのアドレスを、救済アドレス(救済解)としてラッチするラッチ回路LAi(i=0, 1, 2, 3)と、救済アドレスを電気的フューズにプログラムするためのフューズプログラム回路FPiと、救済アドレスを、1ビットずつ、電気的フューズにプログラムするためのカウンタCi及びスイッチ回路SWとを備える。

[0195]

検知信号(ラッチ信号)COMPERRは、上述した図2のエラー検出回路から出力される信号である。ラッチ回路LAiには、マスターデータMaster1 (Vext1) 及びアドレスデータ $A0\sim A5$ が入力される。

[0196]

マスターデータMasterは、フューズプログラム回路FPiの有効/無効を決定するデータである。フューズプログラム回路FPiに救済アドレス(救済解)をプログラムする場合には、マスターデータMasterは、フューズプログラム回路FPiが有効であることを示す値(例えば、"1")に設定される。

[0197]

本例では、アドレスデータ(6 ビット)A 0 ~ A 5 のうちの 2 ビット A 4, A 5 は、バンクの選択に使用される。即ち、アドレスデータ A 4, A 5 により、4 つのバンクのうちの 1 つが選択され、その選択された 1 つのバンクに対して、救済アドレス(救済解)のプログラムが実行される。

[0198]

残りの4ビットA0~A3は、選択されたバンクに対する不良アドレス(救済解)を示している。不良セルからスペアセルへの置き換えをロウ単位で行うロウ 救済の場合には、アドレスデータA0~A3は、ロウアドレスデータであり、不 良セルからスペアセルへの置き換えをカラム単位で行うカラム救済の場合には、 アドレスデータA0~A3は、カラムアドレスデータである。

[0199]

この4ビットアドレスデータA0~A3により、16ロウ/カラムのうちの1ロウ/カラム(不良アドレス)が選択される。但し、1ロウ/カラム単位で、不良セルの救済を実行することを条件とする。

[0200]

不良セルの救済単位は、1ロウ/カラム単位であっても、又は、複数(例えば、2、4、8など)ロウ/カラム単位であってもよい。

[0201]

3-2. フューズプログラム回路

まず、図13を参照しつつ、フューズプログラム回路FPi(i=0, 1, 2, 3) について説明する。

[0202]

フューズプログラム回路 FPiは、1つのバンクに対応して、1つだけ設けられている。本例では、4つのバンクを前提としているため、チップ内には、4つのフューズプログラム回路 FPiが設けられている。

[0203]

電気的フューズEFの一端は、共通に、1つのVBPノードに接続される。この場合、電気的フューズEPに対するプログラムを、複数又は全て、同時に実行すると、キャパシタ絶縁膜を破壊しなければならない電気的フューズ、即ち、"1"ープログラミングの対象となる電気的フューズEPに十分な高電圧が印加されない恐れがある。

[0204]

そこで、本例では、電気的フューズEPに対するプログラムは、1つ(1ビット)ずつ、実行される。

[0205]

電気的フューズEFの他端は、NチャネルMOSトランジスタTrl, Tr2 , N4を経由して、接地ノードVssに接続される。

[0206]

NチャネルMOSトランジスタT r 1 は、フューズプログラム時には、ゲートに高電位V Pが印加され、常に、オン状態となる。NチャネルMOSトランジスタT r 2 は、そのゲートに入力されるマスターデータMASTDび救済アドレスデータADDO \sim ADDOo6 に応じて、オン状態又はオフ状態となる。

[0207]

カウンタCiに選択されないデータは、"L"であるため、そのデータがゲートに入力されるNチャネルMOSトランジスタTr 2は、オフ状態である。カウンタCiに選択されるデータは、ラッチ回路LAiの出力データの値に応じて変化するため、NチャネルMOSトランジスタTr 2は、オフ状態("0" -プログラミング)又はオン状態("1" -プログラミング)となる。

[0208]

フューズプログラム時には、フューズプログラム信号PROGRAMが"H"となるため、NチャネルMOSトランジスタN4は、常に、オン状態となる。つまり、NチャネルMOSトランジスタTr2がオン状態のときには、電気的フューズEFの両端に高電圧が印加され、その電気的フューズEFのキャパシタ絶縁膜が破壊される。

[0209]

- ③-3. ラッチ回路
- ③-3.-1. 全体図

図14は、ラッチ回路の例を示している。

[0210]

ラッチ回路LAiは、不良セルが検出されたときに、その不良セルのアドレスを、救済アドレス(救済解)としてラッチする機能を有する。

[0211]

本例では、ラッチ回路LAiの数は、バンク数(フューズプログラム回路PFiの数)に対応して、4つ存在する。各ラッチ回路の構成は、同じである。

[0212]

ラッチ回路LAiについて、ラッチ回路LA0を例に説明する。

ラッチ回路LAOは、マスターデータラッチ回路MASTL、救済アドレス(救済解)ラッチ回路AOL~A3L及びバンクアドレスデータラッチ回路Ban Lから構成される。

[0213]

テストモード時、外部入力端子(アドレス端子)19には、テストの対象となるメモリセルを特定するためのアドレスデータA0~A5が入力される。本例で

は、アドレスデータA0~A5のうちの上位2ビットA4, A5は、4つのバンクのうちの1つを選択するためのバンクアドレスデータとなり、残りの3ビットA0~A3は、選択されたバンク内において、実際にメモリセルを選択するためのアドレスデータとして使用される。

[0214]

なお、実際にメモリセルを選択するためには、 $A0\sim A3$ がロウアドレスデータの場合には、これに加えて、カラムアドレスデータが必要となり、 $A0\sim A3$ がカラムアドレスデータの場合には、これに加えて、ロウアドレスデータが必要となる。

[0215]

そして、例えば、上述した図2のエラー検出回路(リード/ライト回路)13を用いて、そのメモリセルの良/不良がテストされ、不良の場合には、比較回路18から、検知信号(ラッチ信号)COMPERR(= "H")が出力される。この検知信号COMPERRは、ラッチ回路LA0内のNチャネルMOSトランジスタN5のゲートに入力される。

[0216]

この時、外部入力端子(アドレス端子)19には、テストの対象となるメモリセルを特定するためのアドレスデータA0~A5が入力される。アドレスデータ(バンクアドレスデータ)A4, A5は、デコード回路23に入力される。デコード回路23は、例えば、図15に示すような回路から構成される。デコード回路23は、アドレスデータA4, A5に基づいて、4つのバンク0~3のうちの1つを選択する。

[0217]

例えば、バンク 0内のメモリセルをテストした場合には、バンク 0 が選択される。この時、バンク 0 に対応するラッチ回路 LA 0 に入力されるバンク選択信号 BA 0 が "H" となり、非選択のバンク 1 ~ 3 に対応するラッチ回路 LA 1 ~ L A 3 に入力されるバンク選択信号 BA 1 ~ BA 3 が "L" となる。

[0218]

テストの対象となったメモリセルが不良の場合には、検知信号 (ラッチ信号)

COMPERRが"H"であるため、バンク選択信号BAOは、バンクアドレスデータラッチ回路BanL内のラッチ回路LATCH・BAOLに入力され、その不良となったメモリセルのアドレスデータは、救済アドレスとして、救済アドレスデータラッチ回路AOL~A3L内のラッチ回路LATCH・AOL~LATCH・A3Lに入力される。

[0219]

マスターデータMaster (Vext) は、例えば、常に、"H (=電源電位Vdd)"に設定されている。従って、検知信号(ラッチ信号)COMPER Rが"H"になるときは、マスターデータラッチ回路MASTL内のラッチ回路 LATCH・MASTLには、マスターデータMaster (Vext) = "H"が入力される。

[0220]

ラッチ回路LATCH・BAOLの出力信号(バンク選択信号)BALOは、マスターデータラッチ回路MASTL内のラッチ回路LATCH・MASTL及び救済アドレスデータラッチ回路AOL~A3L内のラッチ回路LATCH・AOL~LATCH・A3Lに入力され、これらラッチ回路の状態を制御する。

[0221]

テストモードベリファイ信号TMVERIFYについても、マスターデータラッチ回路MASTL内のラッチ回路LATCH・MASTL及び救済アドレスデータラッチ回路AOL~A3L内のラッチ回路LATCH・AOL~LATCH・A3Lに入力され、これらラッチ回路の状態を制御する。

[0222]

テストモードベリファイ信号TMVERIFYは、バンクアドレスデータラッチ回路BanL内のラッチ回路LATCH・BAOLに入力されてもよいし、また、入力されなくてもよい(破線で示す)。

[0223]

図16は、図14のラッチ回路の動作波形例を示している。

テストモード時の擬似リードサイクルにおいて、検知信号(ラッチ信号) COMPERRが"H"になると、マスターデータMaster (Vext)及びア

ドレスデータA0~A5は、ラッチ回路にラッチされる。

[0224]

マスターデータMaster (Vext) は、常に、"H"であり、アドレス データA0~A5は、不良セルのアドレス (ロウアドレス又はカラムアドレス) を表している。

[0225]

③-3.-2. バンクアドレスデータラッチ回路BanL

図17は、バンクアドレスデータラッチ回路BanL内のラッチ回路LATC H・BA0Lの例を示している。

[0226]

ラッチ回路LATCH・BAOLは、インバータI21~I23、クロックドインバータCI1、ナンドゲート回路NAND11, NAND12、PチャネルMOSトランジスタP4及びNチャネルMOSトランジスタN6から構成される。

[0227]

NチャネルMOSトランジスタN6は、電源投入後の初期化動作に用いるものである。本例では、bCRDYが"H"になることにより、データラッチ部の入力ノードLAIN1が"L"に初期化される。

[0228]

テストモード時のラッチサイクルにおいて、bHIMASTは、"H"に設定される。その結果、ナンドゲート回路NAND11の出力データは、検知信号(ラッチ信号)COMPERRの値に依存するようになる。

[0229]

例えば、検知信号(ラッチ信号)COMPERRの値が"H"のときは、ナンドゲート回路NAND11の出力データは、"L"となり、PチャネルMOSトランジスタP4は、オン状態となる。このため、バンク選択信号BAOは、PチャネルMOSトランジスタP4を経由して、データラッチ部の入力ノードLAIN1に転送される。

[0230]

また、検知信号(ラッチ信号)COMPERRの値が"L"のときは、ナンドゲート回路NAND11の出力データは、"H"となり、PチャネルMOSトランジスタP4は、オフ状態となる。このため、バンク選択信号BA0は、データラッチ部の入力ノードLAIN1に転送されない。

[0231]

本例では、実際にデータをラッチするラッチ部は、インバータ I 2 1 及びクロックドインバータ C I 1 から構成される。

[0232]

検知信号(ラッチ信号)COMPERRの値が"H"のとき、クロックドインバータCI1は、動作状態となり、ラッチ部は、バンク選択信号BA0をラッチできる状態となる。検知信号(ラッチ信号)COMPERRの値が"L"のときは、クロックドインバータCI1は、非動作状態となる。

[0233]

バンク0が選択されている場合には、バンク選択信号BA0は、"H"となるため、ラッチ部には、"H"がラッチされる。また、バンク0が選択されていない場合には、バンク選択信号BA0は、"L"となるため、ラッチ部には、"L"がラッチされる。

[0234]

ラッチ部にラッチされたバンク選択信号BAOは、クロック信号PCLKに同期して、バンク選択信号BALOとして、ラッチ回路LATCH・BAOLから出力される。

[0235]

なお、クロック信号PCLKは、例えば、図20に示すように、テストモード時のフューズプログラムサイクルにおいて "H"となるフューズプログラム信号PROGRAMと、外部クロック信号CLKとのアンド論理をとることにより得ることができる。

[0236]

③-3.-3. マスターデータラッチ回路MASTL

図18は、マスターデータラッチ回路MASTL内のラッチ回路LATCH・

MASTLの例を示している。

[0237]

ラッチ回路LATCH・MASTLは、インバータ $I24\sim I26$ 、クロックドインバータCI2、ナンドゲート回路NAND $13\sim$ NAND15、PチャネルMOSトランジスタP5及びNチャネルMOSトランジスタP5及びNチャネルMOSトランジスタN7から構成される。

[0238]

NチャネルMOSトランジスタN7は、電源投入後の初期化動作に用いるものである。本例では、bCRDYが"H"になることにより、データラッチ部の入力ノードLAIN2が"L"に初期化される。

[0239]

バンク0が選択されている場合、上述の図17のバンクアドレスデータラッチ回路LATCH・BA0Lから出力されるバンク選択信号BAL0(= "H")は、クロック信号PCLKに同期して出力される。また、バンク0内のテストの対象となったメモリセルが不良であるの場合には、検知信号(ラッチ信号)COMPERRは、"H"である。

[0240]

従って、ナンドゲート回路NAND13の出力データは、"L"となり、PチャネルMOSトランジスタP5は、オン状態となる。このため、マスターデータ(= "H")MASTLは、PチャネルMOSトランジスタP5を経由して、データラッチ部の入力ノードLAIN2に転送される。

[0241]

また、検知信号(ラッチ信号)COMPERRの値が"L"のときは、ナンドゲート回路NAND13の出力データは、"H"となり、PチャネルMOSトランジスタP5は、オフ状態となる。このため、マスターデータ(= "H")MASTLは、データラッチ部の入力ノードLAIN2に転送されない。

[0242]

ラッチ部は、インバータ I 2 4 及びクロックドインバータ C I 2 から構成される。検知信号(ラッチ信号) C O M P E R R の値が "H" のとき、クロックドイ

ンバータCI2は、動作状態となり、ラッチ部は、マスターデータ(= "H") MASTLをラッチする。検知信号(ラッチ信号)COMPERRの値が "L" のときは、クロックドインバータCI2は、非動作状態となる。

[0243]

ラッチ部にラッチされたマスターデータ(= "H") MASTLは、クロック信号PCLKに同期して、マスターデータLMASTとして、ラッチ回路LAT $CH \cdot MASTL$ から出力される。クロック信号PCLKは、上述したように、例えば、フューズプログラム信号PROGRAMと外部クロック信号CLKとのアンド論理をとることにより得られる(図 2 0)。

[0244]

テストモードベリファイ信号TMVERIFYは、フューズプログラム回路F Piにプログラムされた救済Tドレスデータを検証するときに"H"となる信号である。テストモードベリファイ信号TMVERIFYが"H"になると、ラッチ回路LATCH・MASTLから出力されるマスターデータLMASTは、"H"に固定される。

[0245]

③-3.-4. 救済アドレスデータラッチ回路AnL

図19は、救済アドレスデータラッチ回路AnL内のラッチ回路LATCH・ AnLの例を示している。

[0246]

ラッチ回路LATCH・AnLは、インバータI27~I29、クロックドインバータCI3、ナンドゲート回路NAND16~NAND18、PチャネルMOSトランジスタP6及びNチャネルMOSトランジスタN8から構成される。

[0247]

NチャネルMOSトランジスタN8は、電源投入後の初期化動作に用いるものである。本例では、bCRDYが"H"になることにより、データラッチ部の入力ノードLAIN3が"L"に初期化される。

[0248]

バンク0が選択されている場合、上述の図17のバンクアドレスデータラッチ

回路LATCH・BAOLから出力されるバンク選択信号BALO(= "H")は、クロック信号PCLKに同期して出力される。また、バンク0内のテストの対象となったメモリセルが不良であるの場合には、検知信号(ラッチ信号)COMPERRは、"H"である。

[0249]

従って、ナンドゲート回路NAND16の出力データは、"L"となり、PチャネルMOSトランジスタP6は、オン状態となる。このため、救済アドレスデータAnLは、PチャネルMOSトランジスタP6を経由して、データラッチ部の入力ノードLAIN3に転送される。

[0250]

また、検知信号(ラッチ信号)COMPERRの値が"L"のときは、ナンドゲート回路NAND16の出力データは、"H"となり、PチャネルMOSトランジスタP6は、オフ状態となる。このため、救済アドレスデータAnLは、データラッチ部の入力ノードLAIN3に転送されない。

[0251]

ラッチ部は、インバータ I 2 7 及びクロックドインバータ C I 3 から構成される。検知信号(ラッチ信号) C O M P E R R の値が "H" のとき、クロックドインバータ C I 3 は、動作状態となり、ラッチ部は、救済アドレスデータ A n L をラッチする。検知信号(ラッチ信号) C O M P E R R の値が "L" のときは、クロックドインバータ C I 3 は、非動作状態となる。

[0252]

ラッチ部にラッチされた救済アドレスデータAnLは、クロック信号PCLKに同期して、救済アドレスデータLADDnとして、ラッチ回路LATCH・AnLから出力される。

[0253]

テストモードベリファイ信号TMVERIFYは、フューズプログラム回路FPiにプログラムされた救済アドレスデータを検証するときに"H"となる信号である。テストモードベリファイ信号TMVERIFYが"H"になると、ラッチ回路LATCH・AnLから出力される救済アドレスデータLADDnは、"

H"に固定される。

[0254]

③-3.-5. 動作

図21は、図17乃至図20のラッチ回路の動作波形例を示している。

[0255]

まず、カウンタ(シフトレジスタ)のイニシャライズサイクルにおいて、bCRDYが"H"になり、カウンタが初期化されると共に、ラッチ回路LATCH・BAOL, LATCH・MASTL, LATCH・AnLが初期化される(LAIN1~LAIN3="L")。この後、bCRDYは、"L"になる。

[0256]

TMCOMPを "H" に設定し、テストモード (ライトサイクル+擬似リードサイクル) にエントリーする。この後、ラッチサイクルが実行される。

[0257]

bHITMASTが"H"となる。検知信号(ラッチ信号)COMPERRが"H"のときは、マスターデータMASTL(= "H")がラッチ回路LATC H・MASTLにラッチされ、救済アドレスデータAnL(n=0, 1, 2, 3)がラッチ回路LATCH・AnLにラッチされる。

[0258]

そして、この後、PROGRAMを"H"に設定し、テストモードのフューズ プログラムサイクルにエントリーする。マスターデータLMAST及び救済アド レスデータLADDnは、クロック信号PCLKに同期して、ラッチ回路LAT CH・MASTL、LATCH・AnLから出力される。

[0259]

③-4. スイッチ回路

図22及び図23は、スイッチ回路の例を示している。

スイッチ回路SWは、アンドゲート回路から構成される。カウンタからの制御信号EFMAST, EFADDn (n=0, 1, 2, 3) が "H" になると、スイッチ回路SWは、データを転送できる状態になる。

[0260]

例えば、図22に示すように、マスターデータLMASTの転送の有無を決定するスイッチSWは、ナンドゲート回路NAND20及びインバータI31から構成される。カウンタからの制御信号EFMASTが"H"になると、マスターデータLMASTは、フューズプログラムデータ(マスターデータ)MASTとして、ラッチ回路からフューズプログラム回路に転送される。

[0261]

また、図23に示すように、救済アドレスデータLADDnの転送の有無を決定するスイッチSWは、ナンドゲート回路NAND21及びインバータI32から構成される。カウンタからの制御信号EFADDnが"H"になると、救済アドレスデータLADDnは、フューズプログラムデータ(救済アドレスデータ)ADDnとして、ラッチ回路からフューズプログラム回路に転送される。

[0262]

なお、図22及び図23において、カウンタからの制御信号EFMAST, EFADDnが"L"のときは、スイッチ回路SWの出力データは、常に、"L"となる。

[0263]

- 3-5. b
- ③-5.-1. 概要

上述したように、フューズプログラム回路FPi(図13)内の複数の電気的フューズEFの一端は、共通に、VBPノードに接続される。この場合、複数又は全ての電気的フューズEFに対して、同時に、データプログラムを実行すると、"1"ープログラミングの対象となる電気的フューズEFが2つ以上存在するときに、問題が生じることがある。

[0264]

即ち、高電圧により、最初に、1つの電気的フューズEFが破壊されたとすると、VBPノードから、その1つの電気的フューズEFを経由して、接地ノード Vssに電流が流れる。すると、複数の電気的フューズEFの一端(VBP側)の電位が低下し、まだ、破壊されていない"1"ープログラミングの対象となる電気的フューズEFに、十分な高電圧が印加されなくなり、"1"ープログラミ

ングが不可能になる可能性がある。

[0265]

そこで、本例では、プログラミングの対象となる電気的フューズEFを選択するためのカウンタCi及び上述のスイッチ回路SW(図22及び図23)を新規に設け、マスターデータLMAST及び救済アドレスデータLADDnを、1ビットずつ、フューズプログラム回路FPi内の電気的フューズEFにプログラムするようにしている。

[0266]

③-5.-2. 全体図

図24は、カウンタの例を示している。

[0267]

制御信号PCLK, bPCLK, CRDY, bCRDYは、TYPE-A回路及びTYPE-B回路にそれぞれ入力され、各回路の動作を制御する。制御信号CRDYと制御信号bCRDYとの関係、及び、制御信号PCLKと制御信号bPCLKとの関係は、図25に示すようになる。

[0268]

③-5.-3. TYPE-A回路

図26は、TYPE-A回路の例を示している。

 $TYPE-A回路は、インバータ<math>I34\sim I37$ 、クロックドインバータCI4、ナンドゲート回路NAND22、PチャネルMOSトランジスタP7及びスイッチ(トランスファゲート)SW1、SW2から構成される。

[0269]

シフトレジスタのイニシャライズサイクル(図21)では、制御信号CRDYが "L"になり、TYPE-A回路内のラッチ部の入力ノードnodeAの電位が "H"に設定される。また、制御信号CRDYが "L"のとき、クロックドインバータCI4が動作状態になるため、インバータI34及びクロックドインバータCI4からなるラッチ部には、 "H"がラッチされる。

[0270]

制御信号PCLKは、図20に示すように、フューズプログラム信号PROGRAMと外部クロック信号CLKとのアンド論理をとることにより得られるクロック信号である。制御信号PCLKは、当初は、"L"状態であるため、スイッチSW2は、オン状態であり、インバータI35, I36からなるラッチ部にも、"H"がラッチされる。ノードnodeAの電位とFOUTの電位が、互いに等しくなる(FOUT="H")。

[0271]

この後、制御信号CRDYは、"H"になる。

[0272]

フューズプログラムサイクルでは、フューズプログラム信号PROGRAMが "H"であるため、外部クロック信号CLKに同期したクロック信号PCLKが生成される。TYPE-A回路の動作は、クロック信号PCLKに制御される。

[0273]

即ち、クロック信号PCLKが"H"になると、スイッチSW1がオン状態となり、インバータI34及びクロックドインバータCI4からなるラッチ部に"L"がラッチされる(nodeA="L")。また、出力信号FOUTは、"H"であるため、ナンドゲート回路NAND22の2つの入力信号は、共に、"H"となる。その結果、制御信号EFMASTは、"H"となる。

[0274]

制御信号EFMASTが"H"になると、上述のスイッチ回路(図22)は、マスターデータLMASTを転送できる状態となる。

[0275]

この後、クロック信号PCLKが"L"になると、再び、スイッチSW1がオフ状態、スイッチSW2がオン状態となり、インバータI35, I36からなるラッチ部にも、"L"がラッチされる。ノードnodeAの電位とFOUTの電位が、互いに等しくなる(FOUT="L")。

[0276]

さらに、この後、クロック信号PCLKが"H"になると、スイッチSW1が

[0277]

制御信号EFMASTは、クロック信号PCLKの最初のサイクル、即ち、クロック信号PCLKが最初に"H"になったときに"H"となり、それ以降のサイクルでは、常に、"L"となる。

[0278]

③-5.-4. TYPE-B回路

図27は、TYPE-B回路の例を示している。

TYPE-B回路は、インバータI38~I42、ナンドゲート回路NAND 23、NチャネルMOSトランジスタN9及びスイッチ(トランスファゲート) SW3、SW4から構成される。

[0279]

シフトレジスタのイニシャライズサイクル(図21)では、制御信号CRDYが "L"、制御信号bCRDYが "H"になり、TYPE-B回路内のラッチ部の入力ノードnodeBの電位が "L"に設定される。即ち、インバータI38, I39からなるラッチ部には、 "L" がラッチされる。

[0280]

制御信号PCLKは、フューズプログラム信号PROGRAMと外部クロック信号CLKとのアンド論理をとることにより得られるクロック信号である。制御信号PCLKは、当初は、"L"状態であるため、スイッチSW4は、オン状態であり、インバータI40,I41からなるラッチ部にも、"L"がラッチされる。ノードnodeBの電位とFOUTmの電位が、互いに等しくなる(FOUTm = "L")。

[0281]

この後、制御信号 b C R D Y は、 "L"になる。

[0282]

フューズプログラムサイクルでは、フューズプログラム信号PROGRAMが

"H"であるため、外部クロック信号CLKに同期したクロック信号PCLKが 生成される。TYPE-B回路の動作は、クロック信号PCLKに制御される。

[0283]

即ち、クロック信号PCLKが"H"になると、スイッチSW3がオン状態となり、インバータI38、I39からなるラッチ部に、入力データFINmがラッチされる(nodeB=FINm)。

[0284]

入力データFINmは、前段のユニットの出力信号である。前段のユニットが TYPE-A回路である場合には、入力データFINmは、TYPE-A回路の 出力データFOUTとなる。また、前段のユニットがTYPE-B回路である場合には、入力データFINmは、前段のTYPE-B回路の出力データFOUT m-1となる。

[0285]

出力信号FOUTmは、当初は、"L"であるため、ナンドゲート回路NAN D22の出力データは、"H"となる。その結果、制御信号EFADDmは、"L"となる。

[0286]

この後、クロック信号PCLKが"L"になると、再び、スイッチSW3がオフ状態、スイッチSW4がオン状態となり、インバータI40, I41からなるラッチ部にも、入力データFINm、即ち、前段のユニットの出力信号がラッチされる。ノードnodeBの電位とFOUTmの電位が、互いに等しくなる。

[0287]

さらに、この後、クロック信号 PCLKが "H"になると、本サイクルの前のサイクルでインバータ I38、 I39 からなるラッチ部にラッチされた入力データ FINmが "H"であるときには、現在の FOUTmの状態が "H"であるため、制御信号 EFADDmは、 "H"となる。

[0288]

制御信号EFADDmが"H"になると、上述のスイッチ回路(図23)は、 救済アドレスデータ(1ビット)LADDmを転送できる状態となる。

[0289]

[0290]

制御信号EFADDmが、一度、"H"になった場合には、そのサイクル以降のサイクルでは、制御信号EFADDmは、常に、"L"となる。

[0291]

以上より、図24乃至図27に示すカウンタの動作としては、最初のサイクルで、クロック信号PCLKが"H"になると、制御信号EFMASTが"H"となり、この後のサイクルでは、クロック信号PCLKが"H"になる度に、制御信号EFADD0から制御信号EFADD3まで、順次、"H"がシフトしていく動作となる。

[0292]

③-5.-5. 動作

図28は、図24乃至図27のカウンタの動作波形例を示している。

シフトレジスタのイニシャライズサイクルでは、制御信号CRDYが"H"になり、制御信号bCRDYが"L"になる。テストモードエントリーサイクルにおいて、フューズプログラム信号PROGRAMが"H"となった後、フューズプログラムサイクルで、実際に、電気的フューズEFに対するデータプログラムが実行される。

[0293]

即ち、最初に、制御信号PCLKが"H"になると、制御信号EFMASTが"H"になり、例えば、図13のマスターデータFMASTに関わるトランジスタTr2がオン状態となり、電気的フューズEFが破壊され、"1"ープログラミングが実行される。

[0294]

次に、制御信号PCLKが"H"になると、制御信号EFADD0が"H"になり、例えば、図13の救済アドレスデータFADD0に関わるトランジスタT

r2は、プログラムデータに応じて、オン/オフ状態となる。

[0295]

フューズプログラムデータADD0が"1"の場合には、図13の救済アドレスデータFADD0に関わるトランジスタTr2は、オン状態となるため、電気的フューズEFは、破壊される。フューズプログラムデータADD0が"0"の場合には、図13の救済アドレスデータFADD0に関わるトランジスタTr2は、オフ状態となるため、電気的フューズEFは、破壊されない。

[0296]

この後、制御信号 PCLKが"H"になる度に、制御信号 $EFADD1 \sim EFADD3$ が、順次、"H"になり、例えば、図13の救済 PFUスデータ $PADD1 \sim FADD3$ に関わる電気的、フューズ EFに、救済 PFUスデータがプログラミングされる。

[0297]

本例のフューズプログラムサイクルでは、5サイクル、即ち、5回、制御信号 PCLKが"H"になることにより、1つのバンクiに対応する1つのフューズ プログラム回路FPiに、1つの救済アドレスデータがプログラムされる。

[0298]

本発明の例によれば、フューズプログラム回路FPi内の電気的フューズEFに対するプログラム動作は、救済アドレスデータの値によらず、常に、同じ動作となる。このため、1つのテスタを用いて、複数チップに対するフューズプログラムを同時に行うことが可能となる。

[0299]

即ち、電気的フューズEFに対する従来のプログラム動作では、"1"ープログラミング(絶縁膜の破壊)を実行する電気的フューズに対してのみ、プログラミング動作を行っていたため、1つのテスタは、1つのチップに対するフューズプログラムしか行うことができない。

[0300]

これに対し、本発明に関わるエラー検出回路及びセルフフューズプログラム回路を用いれば、救済アドレスデータの値にかかわらず、常に、図28に示すよう

な動作により、フューズプログラムが実行される。

[0301]

即ち、本発明の例では、"1"ープログラミング(絶縁膜の破壊)を実行する電気的フューズEFのみならず、"0"ープログラミングを実行する電気的フューズEFに対しても、プログラミング動作を実行する。但し、"0"ープログラミング動作では、電気的フューズEFは、破壊されないため、電気的フューズEFの状態は、何ら変わらない。

[0302]

④ モニタ回路

④-1. 概要

次に、モニタ回路について説明する。

[0303]

モニタ回路M i (i=0,1,2,3) は、フューズプログラム回路F P i に対応している。本例では、4 つのバンク0 ~ 3 を前提とし、4 つのフューズプログラム回路F P i をチップ内に設けたため、モニタ回路M i も、チップ内に4 つ配置する。但し、後述する例のように、全てのバンク0 ~ 3 又は全てのフューズプログラム回路F P i に対して、共通に、1 つのモニタ回路M i を設けるようにしてもよい。

[0304]

図13に示すように、例えば、モニタ回路Miは、インバータI20、トランスファゲート(スイッチ)TG及びモニタ22から構成される。テストモードベリファイ信号TMVERIFYは、フューズプログラム回路FPi内の電気的フューズEFにプログラムされた救済FFレスデータを検証する際に、"H"となる信号である。

[0305]

本発明の例に関わるエラー検出回路及びセルフフューズプログラム回路を用いた場合、救済アドレスは、チップ内で自動的に生成され、かつ、チップ内で自動的に電気的フューズEFにプログラムされる。

[0306]

そこで、フューズプログラム回路FPiにプログラムされた救済アドレスデータをモニタするためのモニタ回路Miを用意する。モニタ回路Miは、チップ内部に設けても、又は、チップ外部に設けても、どちらでもよい。モニタ回路Miの一部、例えば、モニタ22のみを、チップ外部に設けてもよい。

[0307]

モニタ回路Miは、フューズプログラム回路FPiにプログラムされた救済アドレスデータをモニタするために使用することができる。

[0308]

また、例えば、テストモード時に、テスタにより、検知信号(ラッチ信号)COMPERRをモニタし、COMPERR= "H"になったときの外部アドレスデータ(救済アドレスデータ)AO~A3を記憶しておく。そして、本発明に関わる救済アドレスデータのプログラミングが終了した後に、正確に、救済アドレスデータがプログラミングされたか否かを、モニタ回路Miを用いて検証(ベリファイ)することができる。

[0309]

④-2. 動作

図43は、ベリファイ動作の動作波形例を示している。

本例では、1つのバンクに1つのモニタ回路を対応させているため、バンクの 選択のために使用する/RAS及びA4, A5は、無視してよい。

[0310]

ベリファイ動作では、図13の電気的フューズEFの一端に共通に接続される VBPノードには、高電位VBPに代えて、例えば、電源電位Vddを与える。 ベリファイモードでは、まず、テストモードベリファイ信号TMVERIFYが "H"になる。

[0311]

この時、例えば、図18に示すマスターデータラッチ回路LATCH・MAS TLの出力データLMAST及び図19に示す救済アドレスデータラッチ回路L ATCH・AnLの出力データLADDnは、強制的に、"H"となる。また、 図13のモニタ回路Mi内のトランスファゲートTGがオン状態となり、モニタ 22がフューズプログラム回路FPi内のトランジスタTr2の一端に電気的に接続される。

[0312]

また、制御信号CRDYが"L"になり、図24乃至図27のカウンタ(シフトレジスタ)Ciがイニシャライズされる。この後、制御信号CRDYは、"H"になる。

[0313]

ベリファイサイクルでは、クロック信号CLKに同期して、図13のカウンタ Ciの出力データEFMAST, EFADD0, EFADD1, EFADD2, EFADD3が、順次、"H"になる。

[0314]

図13のラッチ回路LAO, LA1, LA2, LA3の出力データLMAST, LADDnは、上述のように、全て、"H"であるため、カウンタCiの出力データEFMAST, EFADDO, EFADD1, EFADD2, EFADD3が、順次、"H"になることにより、フューズプログラム回路FPi内の電気的フューズEFの状態を、モニタ回路Miによりモニタすることができる。

[0315]

例えば、カウンタCiの出力データEFADDOが"H"のとき、救済アドレスデータFADDOに関わる電気的フューズEFの他端は、モニタ回路Miに電気的に接続される。この場合、電気的フューズEFが破壊されていれば("1"状態)、VBPノードからモニタ回路Miに向かって電流が流れ、電気的フューズEFが破壊されていなければ("0"状態)、VBPノードからモニタ回路Miに向かって電流が流れることはない。

[0316]

従って、例えば、モニタ回路Miにより、この電流の有無を検出することにより、救済アドレスデータFADD0に関わる電気的フューズEFの状態を確認することができる。

[0317]

セルフフューズプログラム(自己救済)の場合、本来は、期待値(プログラム

されるべき値)が存在しないので、フューズプログラムデータのベリファイを実 行する必要がない。

[0318]

しかし、このような状況下でも、回路動作の確認のために、セルフフューズプログラムではなく、故意に、ライトデータをプログラムする場合には、ベリファイが必要となる。つまり、モニタ回路Miにより確認されたデータとテスタに記憶された救済アドレスデータとを比較することにより、正確に、救済アドレスデータがフューズプログラム回路FPiにプログラミングされたか否かを検証(ベリファイ)できる。

[0319]

なお、ベリファイ動作は、フューズプログラム動作の後、続けて行うことができる。但し、図43に示すように、ベリファイ動作前には、ベリファイエントリー動作及びシフトレジスタのイニシャライズ動作を行う必要がある。

[0320]

⑤ 変形例

図17のバンクアドレスデータラッチ回路LATCH・BA0L、図18のマスターデータラッチ回路LATCH・MASTL及び図19の救済アドレスデータラッチ回路LATCH・AnLの変形例について説明する。

[0321]

⑤-1. バンクアドレスデータラッチ回路BanL

図29は、バンクアドレスデータラッチ回路BanL内のラッチ回路LATC H・BA0Lの例を示している。

[0322]

ラッチ回路LATCH・BAOLは、インバータI43~I46、クロックドインバータCI5、ナンドゲート回路NAND24, NAND25、PチャネルMOSトランジスタP8及びNチャネルMOSトランジスタN10から構成される。

[0323]

NチャネルMOSトランジスタN10は、電源投入後の初期化動作に用いるも

のである。本例では、bCRDYが "H" になることにより、データラッチ部の入力ノードLAIN1が "L" に初期化される。

[0324]

テストモード時のラッチサイクルにおいて、例えば、検知信号(ラッチ信号) COMPERRの値が"H"のときは、PチャネルMOSトランジスタP8は、 オン状態となる。このため、バンク選択信号BAOは、PチャネルMOSトラン ジスタP8を経由して、データラッチ部の入力ノードLAIN1に転送される。

[0325]

また、検知信号(ラッチ信号)COMPERRの値が"L"のときは、PチャネルMOSトランジスタP8は、オフ状態となる。このため、バンク選択信号BA0は、データラッチ部の入力ノードLAIN1に転送されない。

[0326]

本例では、実際にデータをラッチするラッチ部は、インバータ I 4 4 及びクロックドインバータ C I 5 から構成される。

[0327]

検知信号(ラッチ信号)COMPERRの値が"H"のとき、クロックドインバータCI5は、動作状態となり、ラッチ部は、バンク選択信号BA0をラッチできる状態となる。検知信号(ラッチ信号)COMPERRの値が"L"のときは、クロックドインバータCI5は、非動作状態となる。

[0328]

バンク0が選択されている場合には、バンク選択信号BA0は、"H"となるため、ラッチ部には、"H"がラッチされる。また、バンク0が選択されていない場合には、バンク選択信号BA0は、"L"となるため、ラッチ部には、"L"がラッチされる。

[0329]

ラッチ部にラッチされたバンク選択信号BAOは、クロック信号PCLKに同期して、バンク選択信号BALOとして、ラッチ回路LATCH・BAOLから出力される。

[0330]

テストモードベリファイ信号TMVERIFYが "H" のときは、ラッチ回路 LATCH・BAOLの出力データBALOは、 "H" に固定される。

[0331]

⑤-2. マスターデータラッチ回路MASTL

図30は、マスターデータラッチ回路MASTL内のラッチ回路LATCH・MASTLの例を示している。

[0332]

ラッチ回路LATCH・MASTLは、インバータ $I47\sim I50$ 、クロックドインバータCI6、ナンドゲート回路NAND $26\sim$ NAND27、PチャネルMOSトランジスタP9及びNチャネルMOSトランジスタN11から構成される。

[0333]

NチャネルMOSトランジスタN11は、電源投入後の初期化動作に用いるものである。本例では、bCRDYが"H"になることにより、データラッチ部の入力ノードLAIN2が"L"に初期化される。

[0334]

バンク 0 が選択されている場合、上述の図 2 9 のバンクアドレスデータラッチ 回路LATCH・BA 0 L から出力されるバンク選択信号BAL 0 (= "H") は、クロック信号PCLKに同期して出力される。また、バンク 0 内のテストの 対象となったメモリセルが不良であるの場合には、検知信号 (ラッチ信号) COMPERRは、"H"である。

[0335]

従って、PチャネルMOSトランジスタP9は、オン状態となる。このため、マスターデータ(= "H")MASTLは、PチャネルMOSトランジスタP9を経由して、データラッチ部の入力ノードLAIN2に転送される。

[0336]

また、検知信号(ラッチ信号)COMPERRの値が "L" のときは、PチャネルMOSトランジスタP9は、オフ状態となる。このため、マスターデータ(= "H")MASTLは、データラッチ部の入力ノードLAIN2に転送されな

11,0

[0337]

ラッチ部は、インバータ I 4 8 及びクロックドインバータ C I 6 から構成される。検知信号(ラッチ信号) C O M P E R R の値が "H" のとき、クロックドインバータ C I 6 は、動作状態となり、ラッチ部は、マスターデータ(= "H") MASTLをラッチする。検知信号(ラッチ信号) C O M P E R R の値が "L" のときは、クロックドインバータ C I 6 は、非動作状態となる。

[0338]

ラッチ部にラッチされたマスターデータ(= "H") MASTLは、クロック信号PCLKに同期して、マスターデータLMASTとして、ラッチ回路LAT CH・MASTLから出力される。

[0339]

バンク選択信号BALOが"L"のときは、ラッチ回路LATCH・MAST Lの出力データLMASTは、"L"に固定される。また、テストモードベリフ ァイ信号TMVERIFYが"H"のときは、ラッチ回路LATCH・MAST Lの出力データLMASTは、"H"に固定される。

[0340]

⑤-3. 救済アドレスデータラッチ回路AnL

図31は、救済アドレスデータラッチ回路AnL内のラッチ回路LATCH・ AnLの例を示している。

[0341]

ラッチ回路LATCH・AnLは、インバータI51~I54、クロックドインバータCI7、ナンドゲート回路NAND28~NAND29、PチャネルMOSトランジスタP10及びNチャネルMOSトランジスタN12から構成される。

[0342]

NチャネルMOSトランジスタN12は、電源投入後の初期化動作に用いるものである。本例では、bCRDYが"H"になることにより、データラッチ部の入力ノードLAIN3が"L"に初期化される。

[0343]

バンク 0 が選択されている場合、上述の図 2 9 のバンクアドレスデータラッチ 回路LATCH・BA 0 Lから出力されるバンク選択信号BAL 0 (= "H") は、クロック信号PCLKに同期して出力される。また、バンク 0 内のテストの 対象となったメモリセルが不良であるの場合には、検知信号 (ラッチ信号) COMPERRは、"H"である。

[0344]

従って、PチャネルMOSトランジスタP10は、オン状態となる。このため 、救済アドレスデータAnLは、PチャネルMOSトランジスタP10を経由し て、データラッチ部の入力ノードLAIN3に転送される。

[0345]

また、検知信号(ラッチ信号)COMPERRの値が"L"のときは、PチャネルMOSトランジスタP10は、オフ状態となる。このため、救済アドレスデータAnLは、データラッチ部の入力ノードLAIN3に転送されない。

[0346]

ラッチ部は、インバータI52及びクロックドインバータCI7から構成される。検知信号(ラッチ信号)COMPERRの値が"H"のとき、クロックドインバータCI7は、動作状態となり、ラッチ部は、救済アドレスデータAnLをラッチする。検知信号(ラッチ信号)COMPERRの値が"L"のときは、クロックドインバータCI7は、非動作状態となる。

[0347]

ラッチ部にラッチされた救済アドレスデータAnLは、クロック信号PCLKに同期して、救済アドレスデータLADDnとして、ラッチ回路LATCH・AnLから出力される。

[0348]

バンク選択信号BALOが"L"のときは、ラッチ回路LATCH・AnLの出力データLADDnは、"L"に固定される。また、テストモードベリファイ信号TMVERIFYが"H"のときは、ラッチ回路LATCH・AnLの出力データLADDnは、"H"に固定される。

[0349]

6 効果

本発明の例1によれば、チップ内に、メモリセルの不良を検出するエラー検出 回路と、その不良のメモリセルのアドレスを救済アドレスとして、自動的に、フ ューズプログラム回路にプログラムするセルフフューズプログラム回路とを新規 に設けている。このため、特に、組み立て工程後に発生するメモリセルの不良を 、FAMを搭載した高価なテスタを用いずに救済することができる。

[0350]

例えば、図44に示すように、本発明に関わるテストフローによれば、組み立て工程後に発生するメモリセルの不良を、救済アドレス作成機能を有しない安価なテスタでテストすることが可能になる。しかも、救済アドレスの作成及びそのプログラムは、チップ内で自動的に行われることになると共に(セルフフューズプログラム)、1つのテスタで複数のチップに対して同時にフューズプログラムすることも可能になる。

[0351]

この効果は、図44のテストフローを図51のテストフローと比較すれば、明らかである。

従って、テスト時間の短縮による製造コストの低下が可能となる。

[0352]

(3) 例 2

以下、本発明の例2に関わる半導体メモリについて説明する。

[0353]

全体図

図32は、本発明の例2に関わる半導体メモリの主要部を示している。

例2に関わる半導体メモリの特徴は、例1に関わる半導体メモリと比べると、 セルフフューズプログラム回路20内に、テストモードのベリファイサイクルで 、バンクを選択するバンクセレクト機能を発揮することができるバンクセレクト 回路BSiを設けた点にある。

[0354]

例1では、ラッチ回路LAiがバンクセレクト機能を有している。しかし、このバンクセレクト機能は、テストモード時のフューズプログラムサイクルにおいて発揮されるものであった。つまり、テストモードのベリファイサイクルでは、テストモードベリファイ信号TMVERIFYが"H"になることにより、全てのバンクに対応する全てのフューズプログラム回路FPに対して、救済アドレスデータのモニタ動作が行われていた(図13、図17-19及び図29-図31を参照)。

[0355]

これに対し、例2では、バンクセレクト回路BSiは、テストモード時のフューズプログラムサイクル及びベリファイサイクルで、バンクを選択するバンクセレクト機能を発揮することができる。このため、選択されたバンクに対応するフューズプログラム回路FPi内の電気的フューズEFにプログラムされた救済アドレスデータのみを、選択的に、モニタ回路Mでモニタすることができる。その結果、モニタ回路Mは、チップ10に1つだけ設ければ足りる。

[0356]

以下、本例の半導体メモリの具体的構成について説明する。

[0357]

チップ10内には、メモリセルアレイ11が配置される。メモリセルアレイ11は、複数のメモリブロック(例えば、バンク)のうちの1つであってもよい。本例では、メモリセルアレイ11は、デコーダ、センスアンプ、リード/ライト回路などの周辺回路の一部を含んでいるものとする。

[0358]

外部入出力端子(DQ端子)12は、プログラムデータをチップ10内に取り込み、かつ、リードデータをチップ外に出力するための要素である。入力回路14Aは、外部入出力端子12に与えられたプログラムデータをメモリセルアレイ11に転送する。出力回路17Aは、メモリセルアレイ11から読み出されたリードデータを外部入出力端子12に転送する。

[0359]

メモリセルアレイ11と入力回路14との間には、擬似リード制御回路(Pse

udo Read Control Circuit) 15が配置され、メモリセルアレイ 11と出力回路 16との間には、擬似リード制御回路 16が配置される。比較回路 18は、擬似リード制御回路 15, 16の出力データcompW, compRに基づいて、検知信号(ラッチ信号)COMPER Rを出力する。

[0360]

擬似リード制御回路15は、ライトモード(テストモード時のライト動作を含む)時に、外部入出力端子12に与えられるプログラムデータを、メモリセルアレイ11に転送し、テストモード(擬似リードサイクル; Pseudo Read Cycle)時の期待値入力動作において、外部入出力端子12に与えられるプログラムデータ(期待値)を、比較回路18に転送する機能を有する。

[0361]

また、テストモード時のライト動作及びテストモード(擬似リードサイクル)時の期待値入力動作では、入力回路 1 4 は、外部入出力端子 1 2 に与えられるプログラムデータを擬似リード制御回路 1 5 に転送することができるように、活性化される。

[0362]

擬似リード制御回路16は、リードモード時に、メモリセルアレイ11から読み出されるリードデータを、出力回路17に転送し、テストモード(擬似リードサイクル)時のリード動作において、メモリセルアレイ11から読み出されるリードデータを、比較回路18に転送する機能を有する。

[0363]

また、テストモード(擬似リードサイクル)時のリード動作では、出力回路 1 7 は、擬似リード制御回路 1 6 の出力データを外部入出力端子 1 2 に転送しないように、非活性化される。

[0364]

比較回路18は、テストモード時に、プログラムデータ(期待値)compWとリードデータcompRとを比較し、その比較結果に基づいて、不良セルの検出を行う。

[0365]

擬似リード制御回路15,16及び比較回路18は、エラー検出回路13を構成している。

[0366]

外部入力端子(アドレス端子)19は、リード/ライトモード時及びテストモード時に、ロウ/カラムアドレスデータをチップ10内に取り込むための要素である。ロウ/カラムアドレスデータは、外部入力端子19を経由して、メモリセルアレイ11に与えられ、メモリセルの選択に使用される。

[0367]

テストモード時のライト動作では、メモリセルアレイ11内のメモリセルにプログラムデータ(テストデータ)をプログラムするために、ロウ/カラムアドレスデータがチップ10に供給される。テストモード(擬似リードサイクル)時のリード動作では、メモリセルアレイ11内のメモリセルからプログラムデータ(期待値)と比較するためのリードデータを読み出すために、ロウ/カラムアドレスデータがチップ10に供給される。

[0368]

また、テストモード時の救済アドレスラッチサイクルでは、メモリセルアレイ 11内に不良セルが存在した場合に、その不良セルの外部アドレスを、救済アド レスとして、をラッチ回路LAiにラッチするために、ロウ/カラムアドレスデ ータ(実際にラッチするのは、その一部)がチップ10に供給される。

[0369]

ラッチ回路LAiは、テストモード時の救済アドレスラッチサイクルにおいて、救済アドレス(救済解)をラッチする。不良セルをロウ単位で救済するロウ救済の場合には、ラッチ回路LAiは、ロウアドレスをラッチし、不良セルをカラム単位で救済するカラム救済の場合には、ラッチ回路LAiは、カラムアドレスをラッチする。

[0370]

フューズプログラム回路FPiは、複数の電気的フューズからなるフューズアレイを備える。フューズプログラム回路FPiは、フューズプログラムデータMAST, ADDnにより決定されるフューズアレイ内の1つの電気的フューズ(

例えば、キャパシタ)のキャパシタ絶縁膜を電気的に破壊する。最終的に、フューズアレイには、マスターデータ(1ビット)FMAST及び救済アドレスデータ(複数ビット)FADDnがプログラムされる。

[0371]

マスターデータFMASTは、フューズプログラム回路FPiの有効/無効を 決定するデータである。マスターデータFMASTがフューズプログラム回路F Piの有効を示している場合には、フューズプログラム回路FPiにプログラム された救済アドレスデータFADDnが有効になる。

[0372]

カウンタCi及びスイッチ回路SWは、ラッチ回路LAiにラッチされた救済アドレスを、1ビットずつ、電気的フューズにプログラムするために設けられている。救済アドレスデータを構成する複数ビットのうち、カウンタCiにより選択された1ビットは、ラッチ回路LAiからフューズプログラム回路FPiに転送される。

[0373]

バンクセレクト回路BSiは、テストモードのフューズプログラム時及びベリファイ時に、複数のバンクのうちの1つを選択し、選択された1つのバンクに対応するフューズプログラム回路FPiに対して、フューズプログラム動作、及び、それにプログラムされた救済アドレスのベリファイ動作を実行するための要素である。

[0374]

ラッチ回路LAi、バンクセレクト回路BSi、フューズプログラム回路FPi、カウンタCi及びスイッチ回路SWは、セルフフューズプログラム回路20を構成している。

[0375]

モニタ回路Mは、マスターデータFMAST及び救済アドレスデータFADD nが、正確に、フューズアレイにプログラムされたか否かを検出するための回路である。

[0376]

リード/ライトモード時には、フューズプログラム回路FPiは、マスターデータFMAST及び救済アドレスデータFADDnを出力する。リダンダンシイ回路21は、マスターデータFMASTがフューズプログラム回路FPiの有効を示している場合に、救済アドレスデータFADDnと外部アドレスデータとを比較する。

[0377]

そして、両者が一致する場合には、リダンダンシイ回路21は、置き換え信号 Repを出力する。メモリセルアレイ11は、置き換え信号Repを受けると、 不良セルに代えて、スペアセルを選択する。

[0378]

② エラー検出回路

図32のエラー検出回路13に対しては、例えば、図1のエラー検出回路13の例(図2~図12)をそのまま適用できる。従って、ここでは、エラー検出回路13の説明については、省略する。

[0379]

③ セルフフューズプログラム回路

次に、図32のセルフフューズプログラム回路20の例について説明する。

[0380]

セルフフューズプログラム回路 2 0 は、不良セルが検出されたときに、その不良セルのアドレスを、救済アドレス(救済解)としてラッチすると共に、その救済アドレスを、1 ビットずつ、電気的フューズにプログラムする機能を有する。

[0381]

セルフフューズプログラム回路20は、ラッチ回路LAi、バンクセレクト回路BSi、フューズプログラム回路FPi、カウンタCi及びスイッチ回路SWから構成される。

[0382]

なお、本回路の説明に当たり、例1と同様に、以下のように前提条件を規定する。1つのチップ内には、4つのバンク(メモリセルアレイ)が配置される。1つのバンクに対して、1つのセルフフューズプログラム回路及び1つのリダンダ

ンシイ回路が設けられる。1つのバンクは、16ロウ、又は、16カラムからなり、救済アドレスデータFADD0~FADD3は、4ビットから構成される。

[0383]

この前提条件は、例1と同様に、単に、本発明を分かり易く説明するためのもので、バンクの数、1つのバンクに対応するセルフフューズプログラム回路の数及びリダンダンシイ回路の数、1つのバンクのロウ数/カラム数、ロウ救済にするか又はカラム救済にするかなどは、変更が可能である。

[0384]

以下では、1つのバンクに対して、1つの救済アドレス(救済解)を求め、これを、セルフプログラムする例について述べるが、複数の救済アドレス(救済解)を求め、これを、セルフプログラムするようにしてもよい。

[0385]

③-1. 概要

図33は、セルフフューズプログラム回路の概要を示している。

[0386]

セルフフューズプログラム回路は、不良セルが検出されたときに、その不良セルのアドレスを、救済アドレス(救済解)としてラッチするラッチ回路LAi(i=0, 1, 2, 3)と、救済アドレスを電気的フューズにプログラムするためのフューズプログラム回路FPiと、救済アドレスを、1ビットずつ、電気的フューズにプログラムするためのカウンタCi及びスイッチ回路SWと、フューズプログラム動作又はベリファイ動作の対象となるバンクを選択するためのバンクセレクト回路とを備える。

[0387]

テストモードベリファイ信号 TMVERIFYは、フューズプログラム回路 F i 内の電気的フューズ EF にプログラムされたデータを検証(ベリファイ)するときに活性化される信号である。ラッチ回路 LA i には、マスターデータ M a S t E r (Vext) 及びアドレスデータ A O C A S が入力される。

[0388]

マスターデータMasterは、フューズプログラム回路FPiの有効/無効

[0389]

アドレスデータ(6 ビット)A 0~A 5 のうちの2 ビットA 4, A 5 は、バンクの選択に使用される。即ち、アドレスデータA 4, A 5 により、4 つのバンクのうちの1 つが選択され、その選択された1 つのバンクに対して、救済アドレス(救済解)のプログラム、又は、フューズプログラム回路F P i 内の電気的フューズEFにプログラムされたデータの検証が実行される。

[0390]

残りの4ビットA0~A3は、選択されたバンクに対する不良アドレス(救済解)を示している。不良セルからスペアセルへの置き換えをロウ単位で行うロウ 救済の場合には、アドレスデータA0~A3は、ロウアドレスデータであり、不 良セルからスペアセルへの置き換えをカラム単位で行うカラム救済の場合には、 アドレスデータA0~A3は、カラムアドレスデータである。

[0391]

この4ビットアドレスデータA0~A3により、16ロウ/カラムのうちの1ロウ/カラム(不良アドレス)が選択される。

[0392]

③-2. フューズプログラム回路

図33のフューズプログラム回路FPi(i=0,1,2,3)は、図13のフューズプログラム回路FPiと全く同じである。従って、ここでは、フューズプログラム回路FPiの説明については、省略する。

[0393]

- ③-3. ラッチ回路及びバンクセレクト回路
- ③-3.-1. 全体図
- 図34は、ラッチ回路及びバンクセレクト回路の例を示している。

[0394]

ラッチ回路LAiは、不良セルが検出されたときに、その不良セルのアドレス

を、救済アドレス(救済解)としてラッチする機能を有する。

[0395]

本例では、ラッチ回路LAiの数は、バンク数(フューズプログラム回路PFiの数)に対応して、4つ存在する。各ラッチ回路の構成は、同じである。

[0396]

ラッチ回路LAiについて、ラッチ回路LAOを例に説明する。

ラッチ回路LAOは、マスターデータラッチ回路MASTL、救済アドレス (救済解) ラッチ回路AOL~A3L及びバンクアドレスデータラッチ回路Ban Lから構成される。

[0397]

テストモード時、外部入力端子(アドレス端子)19には、テストの対象となるメモリセルを特定するためのアドレスデータA0~A5が入力される。本例では、アドレスデータA0~A5のうちの上位2ビットA4,A5は、4つのバンクのうちの1つを選択するためのバンクアドレスデータとなり、残りの3ビットA0~A3は、選択されたバンク内において、実際にメモリセルを選択するためのアドレスデータとして使用される。

[0398]

そして、例えば、上述した図2のエラー検出回路(リード/ライト回路)13を用いて、そのメモリセルの良/不良がテストされ、不良の場合には、比較回路18から、検知信号(ラッチ信号)COMPERR(= "H")が出力される。この検知信号COMPERRは、ラッチ回路LAO内のNチャネルMOSトランジスタN5のゲートに入力される。

[0399]

この時、外部入力端子(アドレス端子)19には、テストの対象となるメモリセルを特定するためのアドレスデータA0~A5が入力される。アドレスデータ (バンクアドレスデータ) A4, A5は、デコード回路23に入力される。デコード回路23は、例えば、図15に示すような回路から構成される。デコード回路23は、アドレスデータA4, A5に基づいて、4つのバンク0~3のうちの1つを選択する。

[0400]

例えば、バンク 0内のメモリセルをテストした場合には、バンク 0 が選択される。この時、バンク 0 に対応するラッチ回路 LA 0 に入力されるバンク選択信号 BA 0 が "H" となり、非選択のバンク 1 ~ 3 に対応するラッチ回路 LA 1 ~ L A 3 に入力されるバンク選択信号 BA 1 ~ BA 3 が "L" となる。

[0401]

テストの対象となったメモリセルが不良の場合には、検知信号(ラッチ信号) COMPERRが "H"であるため、バンク選択信号BAOは、バンクアドレス データラッチ回路BanL内のラッチ回路LATCH・BAOLに入力され、その不良となったメモリセルのアドレスデータは、救済アドレスとして、救済アドレスデータラッチ回路AOL~A3L内のラッチ回路LATCH・AOL~LATCH・A3Lに入力される。

[0402]

マスターデータMaster (Vext) は、例えば、常に、"H (=電源電位Vdd)"に設定されている。従って、検知信号(ラッチ信号)COMPER Rが"H"になるときは、マスターデータラッチ回路MASTL内のラッチ回路 LATCH・MASTLには、マスターデータMaster (Vext) = "H"が入力される。

[0403]

ラッチ回路LATCH・BAOLの出力信号(バンク選択信号)BALOは、バンクセレクト回路BSO内のセレクタBS・MASTL,BS・AnLに入力され、これらセレクタBS・MASTL,BS・AnLの状態を制御する。

[0404]

テストモードベリファイ信号TMVERIFYは、マスターデータラッチ回路MASTL内のラッチ回路LATCH・MASTL及び救済アドレスデータラッチ回路AOL~A3L内のラッチ回路LATCH・AOL~LATCH・A3Lに入力され、これらラッチ回路の状態を制御する。

[0405]

図34のラッチ回路の動作波形例については、例えば、例1に関わる図16の

動作波形例と同じになる。なお、動作波形例の説明については、ここでは、省略 する。

[0406]

③-3.-2. バンクアドレスデータラッチ回路BanL

図35は、バンクアドレスデータラッチ回路BanL内のラッチ回路LATC H・BA0Lの例を示している。

[0407]

ラッチ回路LATCH・BAOLは、インバータI43~I45, I56、クロックドインバータCI5、ナンドゲート回路NAND24、PチャネルMOSトランジスタP8及びNチャネルMOSトランジスタN10から構成される。

[0408]

NチャネルMOSトランジスタN10は、電源投入後の初期化動作に用いるものである。本例では、bCRDYが"H"になることにより、データラッチ部の入力ノードLAIN1が"L"に初期化される。

[0409]

テストモード時のラッチサイクルにおいて、例えば、検知信号(ラッチ信号) COMPERRの値が"H"のときは、PチャネルMOSトランジスタP8は、 オン状態となる。このため、バンク選択信号BAOは、PチャネルMOSトラン ジスタP8を経由して、データラッチ部の入力ノードLAIN1に転送される。

[0410]

また、検知信号(ラッチ信号)COMPERRの値が"L"のときは、PチャネルMOSトランジスタP8は、オフ状態となる。このため、バンク選択信号BA0は、データラッチ部の入力ノードLAIN1に転送されない。

[0411]

本例では、実際にデータをラッチするラッチ部は、インバータ I 4 4 及びクロックドインバータ C I 5 から構成される。

[0412]

検知信号(ラッチ信号)COMPERRの値が"H"のとき、クロックドインバータCI5は、動作状態となり、ラッチ部は、バンク選択信号BAOをラッチ

できる状態となる。検知信号(ラッチ信号) COMPERRの値が "L" のときは、クロックドインバータ CI5は、非動作状態となる。

[0413]

バンク 0 が選択されている場合には、バンク選択信号 B A O は、"H"となるため、ラッチ部には、"H"がラッチされる。また、バンク 0 が選択されていない場合には、バンク選択信号 B A O は、"L"となるため、ラッチ部には、"L"がラッチされる。

[0414]

ラッチ部にラッチされたバンク選択信号BAOは、クロック信号PCLKに同期して、バンク選択信号BALOとして、ラッチ回路LATCH・BAOLから出力される。

[0415]

3-3.-3. マスターデータラッチ回路MASTL及びバンクセレクト回路BS·MASTL

図36は、マスターデータラッチ回路MASTL内のラッチ回路LATCH・MASTLの例、及び、バンクセレクト回路BS・MASTLの例を示している。

[0416]

ラッチ回路LATCH・MASTLは、インバータ $I47\sim I50$ 、クロックドインバータCI6、ナンドゲート回路NAND $26\sim$ NAND27、PチャネルMOSトランジスタP9及びNチャネルMOSトランジスタN11から構成される。

[0417]

NチャネルMOSトランジスタN11は、電源投入後の初期化動作に用いるものである。本例では、bCRDYが"H"になることにより、データラッチ部の入力ノードLAIN2が"L"に初期化される。

[0418]

バンク 0 が選択されている場合、図 3 5 のバンクアドレスデータラッチ回路 L ATCH・BAO L から出力されるバンク選択信号BALO (= "H") は、ク ロック信号PCLKに同期して出力される。また、バンク0内のテストの対象となったメモリセルが不良であるの場合には、検知信号(ラッチ信号)COMPERRは、"H"である。

[0419]

従って、PチャネルMOSトランジスタP9は、オン状態となる。このため、マスターデータ(= "H")MASTLは、PチャネルMOSトランジスタP9を経由して、データラッチ部の入力ノードLAIN2に転送される。

[0420]

また、検知信号(ラッチ信号)COMPERRの値が"L"のときは、PチャネルMOSトランジスタP9は、オフ状態となる。このため、マスターデータ(= "H")MASTLは、データラッチ部の入力ノードLAIN2に転送されない。

[0421]

ラッチ部は、インバータ I 4 8 及びクロックドインバータ C I 6 から構成される。検知信号(ラッチ信号) C O M P E R R の値が "H" のとき、クロックドインバータ C I 6 は、動作状態となり、ラッチ部は、マスターデータ(= "H") MASTLをラッチする。検知信号(ラッチ信号) C O M P E R R の値が "L" のときは、クロックドインバータ C I 6 は、非動作状態となる。

[0422]

ラッチ部にラッチされたマスターデータ(= "H") MASTLは、クロック 信号 PCLKに同期して、マスターデータ LMASTAとして、ラッチ回路 LA $TCH \cdot MASTL$ から出力される。

[0423]

テストモードベリファイ信号TMVERIFYが"H"のときは、ラッチ回路 LATCH・MASTLの出力データLMASTAは、"H"に固定される。

[0424]

バンクセレクト回路BS・MASTLは、ナンドゲート回路NAND30及び インバータI57から構成される。

[0425]

バンク選択信号BALOが"H"のときは、バンクセレクト回路BS・MASTLは、ラッチ回路LATCH・MASTLの出力データLMASTAを、出力データLMASTとして出力する。

[0426]

バンク選択信号BALOが"L"のときは、バンクセレクト回路BS・MASTLの出力データLMASTは、ラッチ回路LATCH・MASTLの出力データLMASTAの値にかかわらず、"L"に固定される。

[0427]

③-3.-4. 救済アドレスデータラッチ回路AnL及びバンクセレクト回路 $BS\cdot AnL$

図37は、救済アドレスデータラッチ回路AnL内のラッチ回路LATCH・AnLの例、及び、バンクセレクト回路BS・AnLの例を示している。

[0428]

ラッチ回路LATCH・AnLは、インバータI51~I54、クロックドインバータCI7、ナンドゲート回路NAND28~NAND29、PチャネルMOSトランジスタP10及びNチャネルMOSトランジスタN12から構成される。

[0429]

NチャネルMOSトランジスタN12は、電源投入後の初期化動作に用いるものである。本例では、bCRDYが"H"になることにより、データラッチ部の入力ノードLAIN3が"L"に初期化される。

[0430]

バンク 0 が選択されている場合、図 3 5 のバンクアドレスデータラッチ回路 L A T C H・B A 0 L から出力されるバンク選択信号 B A L 0 (= "H") は、クロック信号 P C L K に同期して出力される。また、バンク 0 内のテストの対象となったメモリセルが不良であるの場合には、検知信号(ラッチ信号) C O M P E R R は、 "H" である。

[0431]

従って、PチャネルMOSトランジスタP10は、オン状態となる。このため

、救済アドレスデータAnLは、PチャネルMOSトランジスタP10を経由して、データラッチ部の入力ノードLAIN3に転送される。

[0432]

また、検知信号(ラッチ信号)COMPERRの値が"L"のときは、PチャネルMOSトランジスタP10は、オフ状態となる。このため、救済アドレスデータAnLは、データラッチ部の入力ノードLAIN3に転送されない。

[0433]

ラッチ部は、インバータI52及びクロックドインバータCI7から構成される。検知信号(ラッチ信号)COMPERRの値が"H"のとき、クロックドインバータCI7は、動作状態となり、ラッチ部は、救済アドレスデータAnLをラッチする。検知信号(ラッチ信号)COMPERRの値が"L"のときは、クロックドインバータCI7は、非動作状態となる。

[0434]

ラッチ部にラッチされた救済アドレスデータAnLは、クロック信号PCLKに同期して、救済アドレスデータLADDnAとして、ラッチ回路LATCH・AnLから出力される。

[0435]

テストモードベリファイ信号TMVERIFYが "H" のときは、ラッチ回路 LATCH・AnLの出力データLADDnAは、 "H" に固定される。

[0436]

バンクセレクト回路BS・AnLは、ナンドゲート回路NAND31及びインバータI58から構成される。

[0437]

バンク選択信号BALOが"H"のときは、バンクセレクト回路BS・AnLは、ラッチ回路LATCH・AnLの出力データLADDnAを、出力データLADDnとして出力する。

[0438]

バンク選択信号BALOが"L"のときは、バンクセレクト回路BS・AnLの出力データLADDnは、ラッチ回路LATCH・AnLの出力データLAD

DnAの値にかかわらず、"L"に固定される。

.

[0439]

③-3.-5. 動作

図35乃至図37のラッチ回路の動作は、例1と同様に、例えば、図21に示すようになる。但し、バンク選択信号BAL0は、"H"とし、テストモードベリファイ信号TMVERIFYは、"L"とする。

[0440]

③-4. スイッチ回路

図22及び図23は、スイッチ回路の例を示している。

図33のスイッチ回路SWとしては、図13のスイッチ回路SWの例(図22及び図23)をそのまま使用することができる。従って、ここでは、スイッチ回路SWの説明については、省略する。

[0441]

3-5. b

③-5.-1. 概要

カウンタは、例1と同様に、マスターデータLMAST及び救済アドレスデータLADDnを、1ビットずつ、フューズプログラム回路FPi内の電気的フューズEFにプログラムするための制御信号EFMAST, EFADDnを生成する。

[0442]

③-5.-2. 全体図

図38は、カウンタの例を示している。

本例では、カウンタC i (i = 0, 1, 2, 3) は、T Y P E - A 回路及びT Y P E - B 回路を有するシフトレジスタである。

[0443]

制御信号CLK, bCLK, CRDY, bCRDYは、TYPE-A回路及びTYPE-B回路にそれぞれ入力され、各回路の動作を制御する。

[04441]

制御信号CRDYは、例えば、図39に示すように、テストモードベリファイ

信号TMVERIFYから生成してもよい。この場合、テストモードベリファイ信号TMVERIFYが"H"になってから一定期間後に、制御信号CRDYが"L"になる。制御信号CRDYが"L"になると、カウンタCiが初期化される。図40に示すように、制御信号bCRDYは、制御信号CRDYの反転信号である。

[0445]

③-5.-3. TYPE-A回路

図41は、TYPE-A回路の例を示している。

TYPE-A回路は、インバータ $I34\sim I37$ 、クロックドインバータCI4、ナンドゲート回路NAND22、PチャネルMOSトランジスタP7及びスイッチ(トランスファゲート)SW1、SW2から構成される。

[0446]

シフトレジスタのイニシャライズサイクルでは、制御信号CRDYが"L"になり、TYPE-A回路内のラッチ部の入力ノードnodeAの電位が"H"に設定される。また、制御信号CRDYが"L"のとき、クロックドインバータCIAが動作状態になるため、インバータI34及びクロックドインバータCI4からなるラッチ部には、"H"がラッチされる。

[0447]

制御信号(クロック信号)CLKが"L"のとき、スイッチSW2は、オン状態であり、インバータI35, I36からなるラッチ部にも、"H"がラッチされる。ノードnodeAの電位とFOUTの電位が、互いに等しくなる(FOUT="H")。

[0448]

この後、制御信号CRDYは、"H"になる。

ベリファイサイクルでは、TYPE-A回路の動作は、クロック信号CLKに 制御される。

[0449]

即ち、クロック信号CLKが"H"になると、スイッチSW1がオン状態となり、インバータI34及びクロックドインバータCI4からなるラッチ部に"L

"がラッチされる(nodeA = "L")。また、出力信号FOUTは、"H"であるため、ナンドゲート回路NAND22の2つの入力信号は、共に、"H"となる。その結果、制御信号EFMASTは、"H"となる。

[0450]

制御信号EFMASTが"H"になると、スイッチ回路(図22)は、マスターデータLMASTを転送できる状態となる。

[0451]

この後、クロック信号CLKが"L"になると、再び、スイッチSW1がオフ 状態、スイッチSW2がオン状態となり、インバータI35, I36からなるラ ッチ部にも、"L"がラッチされる。ノードnodeAの電位とFOUTの電位 が、互いに等しくなる(FOUT="L")。

[0452]

さらに、この後、クロック信号CLKが "H"になると、スイッチSW1がオン状態となり、インバータI34及びクロックドインバータCI4からなるラッチ部に "L"がラッチされる(nodeA= "L")。また、出力信号FOUTは、 "L"であるため、制御信号EFMASTは、 "L"となる。

[0453]

 $\Im - 5. - 4.$ TYPE-B回路

図42は、TYPE-B回路の例を示している。

TYPE-B回路は、インバータI38~I42、ナンドゲート回路NAND23、NチャネルMOSトランジスタN9及びスイッチ(トランスファゲート)SW3,SW4から構成される。

[0454]

シフトレジスタのイニシャライズサイクルでは、制御信号CRDYが"L"、制御信号bCRDYが"H"になり、TYPE-B回路内のラッチ部の入力ノードnodeBの電位が"L"に設定される。即ち、インバータI38, I39からなるラッチ部には、"L"がラッチされる。

[0455]

制御信号(クロック信号) CLKが"L"のとき、スイッチSW4は、オン状

態であり、インバータ I 4 0 , I 4 1 からなるラッチ部にも、 "L" がラッチされる。ノードn o d e B の電位とF O U T m の電位が、互いに等しくなる(F O U T m = "L")。

[0456]

この後、制御信号bCRDYは、"L"になる。

ベリファイサイクルでは、TYPE-B回路の動作は、クロック信号CLKに 制御される。

[0457]

即ち、クロック信号CLKが"H"になると、スイッチSW3がオン状態となり、インバータI38、I39からなるラッチ部に、入力データFINmがラッチされる(nodeB=FINm)。

[0458]

入力データFINmは、前段のユニットの出力信号である。前段のユニットが TYPE-A回路である場合には、入力データFINmは、TYPE-A回路の 出力データFOUTとなる。また、前段のユニットがTYPE-B回路である場合には、入力データFINmは、前段のTYPE-B回路の出力データFOUT m-1となる。

[0459]

出力信号FOUTmは、当初は、"L"であるため、ナンドゲート回路NAN D22の出力データは、"H"となる。その結果、制御信号EFADDmは、"L"となる。

[0460]

この後、クロック信号CLKが"L"になると、再び、スイッチSW3がオフ 状態、スイッチSW4がオン状態となり、インバータI40, I41からなるラ ッチ部にも、入力データFINm、即ち、前段のユニットの出力信号がラッチさ れる。ノードnodeBの電位とFOUTmの電位が、互いに等しくなる。

[0461]

さらに、この後、クロック信号CLKが"H"になると、本サイクルの前のサイクルでインバータ I 3 8、 I 3 9 からなるラッチ部にラッチされた入力データ

FINmが"H"であるときには、現在のFOUTmの状態が"H"であるため、制御信号EFADDmは、"H"となる。

[0462]

制御信号EFADDmが"H"になると、スイッチ回路(図23)は、救済アドレスデータ(1ビット)LADDmを転送できる状態となる。

[0463]

本サイクルの前のサイクルでインバータ I 3 8、 I 3 9 からなるラッチ部にラッチされた入力データ F I N m が "L" であるときには、現在の F O U T m の状態が "L" であるため、制御信号 E F A D D m は、"L" となる。

[0464]

制御信号EFADDmが、一度、"H"になった場合には、そのサイクル以降のサイクルでは、制御信号EFADDmは、常に、"L"となる。

[0465]

③-5.-5. 動作

図43は、図38乃至図42のカウンタの動作波形例を示している。

ベリファイ動作では、図33の電気的フューズEFの一端に共通に接続される VBPノードには、高電位VBPに代えて、例えば、電源電位Vddを与える。 ベリファイモードでは、まず、テストモードベリファイ信号TMVERIFYが "H"になる。

[0466]

この時、例えば、図36に示すマスターデータラッチ回路LATCH・MASTLの出力データLMASTA及び図37に示す救済アドレスデータラッチ回路LATCH・AnLの出力データLADDnAは、強制的に、"H"となる。また、図33のモニタ回路M内のトランスファゲートTGがオン状態となり、モニタ22がフューズプログラム回路FPi内のトランジスタTr2の一端に電気的に接続される。

[0467]

また、制御信号CRDYが"L"になり、図38乃至図42のカウンタ(シフトレジスタ)Ciがイニシャライズされる。この後、制御信号CRDYは、"H

"になる。

[0468]

ベリファイサイクルでは、まず、バンクアドレスデータA4, A5が、/RA S信号の立下りエッジに同期して、チップ内に入力される。

[0469]

選択されたバンクにおいては、バンク選択信号BALOが"H"になるため、 図36のバンクセレクト回路BS・MASTLは、ラッチ回路LATCH・MA STLの出力データLMASTAを転送できる状態になる。また、図37のバン クセレクト回路BS・AnLは、ラッチ回路LATCH・AnLの出力データL ADDnAを転送できる状態になる。

[0470]

非選択のバンクにおいては、バンク選択信号BALOが"L"になるため、図36のバンクセレクト回路BS・MASTLの出力データLMAST及び図37のバンクセレクト回路BS・AnLの出力データLADDnは、"L"に固定される。

[0471]

この後、クロック信号CLKに同期して、カウンタCiの出力データEFMAST, EFADD0, EFADD1, EFADD2, EFADD3が、順次、 "H"になる。

[0472]

選択されたバンクに関わるバンクセレクト回路BS0, BS1, BS2, BS3の出力データLMAST, LADD0~LADD3は、全て、"H"であるため、カウンタCiの出力データEFMAST, EFADD0, EFADD1, EFADD2, EFADD3が、順次、"H"になることにより、選択されたバンクに関わるフューズプログラム回路FPi内の電気的フューズEFの状態を、モニタ回路Mによりモニタすることができる。

[0473]

例えば、カウンタCiの出力データEFADDOが"H"のとき、救済アドレスデータFADDOに関わる電気的フューズEFの他端は、モニタ回路Mに電気

的に接続される。この場合、電気的フューズEFが破壊されていれば("1"状態)、VBPノードからモニタ回路Mに向かって電流が流れ、電気的フューズEFが破壊されていなければ("0"状態)、VBPノードからモニタ回路Mに向かって電流が流れることはない。

[0474]

従って、例えば、モニタ回路Mにより、この電流の有無を検出することにより、 、救済アドレスデータFADD0に関わる電気的フューズEFの状態を確認する ことができる。

[0475]

セルフフューズプログラム(自己救済)の場合、本来は、期待値(プログラム されるべき値)が存在しないので、フューズプログラムデータのベリファイを実 行する必要がない。

[0476]

しかし、このような状況下でも、回路動作の確認のために、セルフフューズプログラムではなく、故意に、ライトデータをプログラムする場合には、ベリファイが必要となる。つまり、モニタ回路Miにより確認されたデータとテスタに記憶された救済アドレスデータとを比較することにより、正確に、救済アドレスデータがフューズプログラム回路FPiにプログラミングされたか否かを検証(ベリファイ)できる。

[0477]

④ モニタ回路

本例では、図33に示すように、モニタ回路Mは、4つのバンクに対応する4つのフューズプログラム回路FPiに共通に接続される。モニタ回路M自体の構成は、例1に関わるモニタ回路Mi(図13)の構成と同じであるため、その説明については、省略する。

[0478]

⑤ 効果

本発明の例2においても、例1と同様に、チップ内に、メモリセルの不良を検 出するエラー検出回路と、その不良のメモリセルのアドレスを救済アドレスとし て、自動的に、フューズプログラム回路にプログラムするセルフフューズプログ ラム回路とを新規に設けている。

[0479]

このため、特に、組み立て工程後に発生するメモリセルの不良を、FAMを搭載した高価なテスタを用いずに救済することができる。

[0480]

【発明の効果】

以上、説明したように、本発明の例によれば、組み立て工程後に発生するメモリセルの不良を、FAMを搭載した高価なテスタを用いずに救済することができる。また、救済解の作成及びフューズプログラムは、全てのチップにおいて同じ動作で実行されるため、1つのテスタで複数のチップに対して同時に不良セルの救済を行うことができる。

【図面の簡単な説明】

【図1】

本発明の例1に関わる半導体メモリの主要部を示すブロック図。

【図2】

エラー検出回路の例を示すブロック図。

図3

入力回路の例を示す回路図。

【図4】

図3の入力回路の動作を示す波形図。

【図5】

出力回路の例を示す回路図。

【図6】

図5の出力回路の動作を示す波形図。

【図7】

擬似リード制御回路(ライト側)の例を示す回路図。

【図8】

擬似リード制御回路(リード側)の例を示す回路図。

【図9】

図7及び図8の擬似リード制御回路の動作を示す波形図。

【図10】

比較回路の例を示す回路図。

【図11】

比較回路の例を示す回路図。

【図12】

図2のエラー検出回路の動作を示す波形図。

【図13】

セルフフューズプログラム回路の例を示す回路図。

【図14】

ラッチ回路の例を示す回路図。

【図15】

デコード回路の例を示す回路図。

【図16】

図14のラッチ回路の動作を示す波形図。

【図17】

バンクアドレスデータラッチ回路の例を示す回路図。

【図18】

マスターデータラッチ回路の例を示す回路図。

【図19】

救済アドレスデータラッチ回路の例を示す回路図。

【図20】

PCLK生成回路の例を示す回路図。

【図21】

図17乃至図19のラッチ回路の動作を示す波形図。

【図22】

スイッチ回路の例を示す回路図。

【図23】

スイッチ回路の例を示す回路図。

【図24】

カウンタの例を示す回路図。

【図25】

bCRDY/bPCLK生成回路の例を示す回路図。

【図26】

カウンタの構成要素TYPE-Aの例を示す回路図。

【図27】

カウンタの構成要素TYPE-Bの例を示す回路図。

【図28】

図24乃至図27のカウンタの動作を示す波形図。

【図29】

バンクアドレスデータラッチ回路の変形例を示す回路図。

【図30】

マスターデータラッチ回路の変形例を示す回路図。

【図31】

救済アドレスデータラッチ回路の変形例を示す回路図。

【図32】

本発明の例2に関わる半導体メモリの主要部を示すブロック図。

【図33】

セルフフューズプログラム回路の例を示す回路図。

【図34】

ラッチ回路及びバンクセレクト回路の例を示す回路図。

【図35】

バンクアドレスデータラッチ回路の例を示す回路図。

【図36】

マスターデータラッチ回路及びバンクセレクト回路の例を示す回路図。

【図37】

救済アドレスデータラッチ回路及びバンクセレクト回路の例を示す回路図。

【図38】

カウンタの例を示す回路図。

【図39】

CRDY生成回路の例を示す回路図。

【図40】

b C R D Y 生成回路の例を示す回路図。

【図41】

カウンタの構成要素TYPE-Aの例を示す回路図。

【図42】

カウンタの構成要素TYPE-Bの例を示す回路図。

【図43】

図38乃至図42のカウンタの動作を示す波形図。

【図44】

本発明に関わるテストフローを示す図。

【図45】

従来の半導体メモリの主要部を示すブロック図。

【図46】

デコード回路の例を示す回路図。

【図47】

フューズプログラム回路及びモニタ回路の例を示す回路図。

【図48】

フューズプログラム時の半導体メモリの動作を示す波形図。

【図49】

フューズベリファイ時の半導体メモリの動作を示す波形図。

【図50】

レーザフューズ使用時のテストフローを示す図。

【図51】

電気的フューズ使用時のテストフローを示す図。

【符号の説明】

1 1 :メモリセルアレイ (バンク)、 1 2 :外部入出力端子(DQ端子)、 1 3 :エラー検出回路、 1 4 :入力回路、 15, 16 :擬似リード制御回路、 1 7 :出力回路、 1 8 :比較回路、 1 9 :外部入力端子(アドレス端子)、 2 0 : セルフフューズプログラム回路、 2 1 :リダンダンシイ回路、 2 2 :モニタ、 2 3 :デコード回路、 LAi :ラッチ回路、 FPi :フューズプログラム回路、

SW : スイッチ回路、Ci : カウンタ、


C i : カウンタ、M i : モニタ回路、

BSi :バンクセレクト回路、

I 1~I 6 3 : インバータ、

CI1~CI7 : クロックドインバータ、

NAND1~NAND31 : ナンドゲート回路、




【図2】


エラー検出回路 ①:ノーマル時のリード/ライトデータの経路 ②:テスト(エラー検出)時のリード/ライトデータの経路

メモンセチ *ソフム* (ズング) WTD 8 **▼** COMPERR Θ 9 **.** 15 ② ↓ compR 18 エラー検出回路 ② ∱ compW 制御回路(リード側) **極気リード** 擬似リード **制御回路** (ウイト側) 比較回路 3 RDD 8 $\bigcirc |$ 入力回路 出力回路 **bWRITE bWRITE** TMCOMP 8 外部入出力縮子 (DQ端子)


【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




【図28】




【図29】




【図30】




【図31】




【図32】




【図33】




【図34】




【図35】




【図36】




【図37】



【図38】




【図39】




【図40】


【図41】




【図42】



【図43】




【図44】




出証特2003-3071552


【図45】



【図46】




【図47】




【図48】

フューズプログラム時の動作波形




【図49】



【図50】


レーザフューズ使用時のテストフロー



出証特2003-3071552

【図51】

電気的フューズ使用時のテストフロー



電気的フューズ(EF):電気的にプログラム可能なフューズ D/S:ダイソートテスト LT:低温テスト HT:高温テスト

ページ: 1/E

【書類名】

要約書

【要約】

【課題】 組み立て工程後の不良を安価なテスタを用いて救済する。

【解決手段】 エラー検出回路13は、メモリセルからのリードデータと外部入出力端子12からのデータとを、比較回路18により比較することで、メモリセルの良/不良を判断する。エラー検出回路13は、メモリセルが不良の場合に、検知信号COMPERRを出力する。セルフフューズプログラム回路20は、検知信号COMPERRを受けると、外部アドレスを、救済アドレスとして、ラッチ回路LAiにラッチする。カウンタCi及びスイッチ回路SWにより、ラッチ回路LAiにラッチされた救済アドレスを、1ビットずつ、フューズプログラム回路FPiに転送することで、救済アドレスのプログラムを行う。

【選択図】 図1

特願2002-342897

出願人履歴情報

識別番号

[000221199]

1. 変更年月日 [変更理由]

1990年 8月23日

住所氏名

新規登録 神奈川県川崎市川崎区駅前本町25番地1

東芝マイクロエレクトロニクス株式会社



特願2002-342897

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

神奈川県川崎市幸区堀川町72番地

氏 名

株式会社東芝

2. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝

